Uploaded by User30755

Counter dan rangkaian pengolah data

advertisement
1
BAB I
PENDAHULUAN
1.1 Tujuan Percobaan
Mempelajari dan memahami cara kerja rangkaian pencacah digital / counter,
yang meliputi : Pencacah sinkron, pencacah asinkron, jam digital dan mempelajari
dan memahami konsep dasar rangkaian pengolah data yang aplikasinya banyak
dijumpai pada rangkaian logika. Rangkaian ini juga dikenal sebagai Medium Scale
Integrated logic circuit karena pemakaiannya yang relative sederhana meskipun
dibangun dengan menggunakan jumlah gerbang yang cukup banyak.
1.2 Teori Dasar
1. Pencacah
Pencacah atau counter merupakan rangkaian logika pengurut, karena counter
membutuhkan karakteristik memori, dan pewaktu memegang peranan yang
penting. Counter digital mempunyai karakteristik penting yaitu sebagai berikut :
1. Jumlah hitungan maksimum (modulus N-counter)
2. Menghitung ke-atas atau ke-bawah (up atau down - counter)
3. Operasi asinkron atau sinkron
4. Bergerak bebas atau berhenti sendiri
Sebagaimana dengan rangkaian sekuensial yang lain, untuk menyusun counter
digunakan flip-flop. Counter dapat digunakan untuk menghitung banyaknya
clock-pulsa dalam waktu yang tersedia (pengukuran frekuensi), Counter dapat
juga digunakan untuk membagi frekuensi dan menyimpan data.
Pencacah atau counter adalah suatu rangkaian logika sekuensial yang
dapat berfungsi untuk menghitung jumlah pulsa yang masuk yang dinyatakan
dalam bilangan biner.
hampir dari seluruh peralatan elektronik
yang
mempergunakan system digital didalam rangkaiannya berisi suatu alat yang dapat
mengontrol urutan operasi program, yang dinamakan pencacah atau counter.
Pencacah pada dasarnya terdiri dari beberapa flip-flop yang jumlahnya
disesuaikan dengan kemampuan pencacah tersebut. Jenis pencacah bermacammacam, menurut cara masuknya pulsa yang akan dihitung, pencacah atau counter
2
dapat dibedakan dalam asyncronus dan syncronus binary counter. Pada
ansyncronus counter, pulsa masuk kedalam flip-flop counter satu persatu,
sehingga perubahan output flip-flop juga satu persatu. Sedangkan pada syncronus
counter, pulsa masuk kedalam flip-flop secara bersama-sama sehingga perubahan
output setiap flip-flop akan serempak.
Macam- macam pencacah, yaitu up counter, down counter dan up-down
counter. Up counter yaitu counter yang menghitung dari urutan bawah keatas atau
jika keluaran bertambah 1 ( satu) setiap kali pencacah tersebut menerima pulsa
dan down counter yaitu counter yang menghitung dari urutan atas kebawah dan
kebalikan dari up counter . Sedangkan up-down counter yaitu
counter yang dapat menghitung urutan dari atas maupun dari bawah dan
merupakan counter kombinasional.
Dalam pencacah digital (counter) ada yang dinamakan efek bouncing pada
kontak listrik adalah istilah teknis untuk menyatakan munculnya deretan pulsa
pulsa tajam sebagai akibat kontak yang belum sempurna tersambung atau
terputus. Pulsa-pulsa ini pada rangkaian tertentu bisa mengganggu, oleh karena itu
harus dihilangkan, dan pada rangkaian yang lain bias diabaikan (tidak
mengganggu). Dasar rangkaian penghilang bouncing adalah pemanfaatan sifat
skwensial dari rangkaian. Dua buah NAND gate yang membentuk RS-Flip-Flop
dapat digunakan untuk tujuan tersebut.
2. Pencacah asinkron merupakan pencacah yang paling sederhana. Pada
pencacah yang di bangun dengan flip-flop JK. Suatu pencacah yang di bangun
dengan oleh flip-flop JK,dalam keadaan toggle,yaitu masukan J dan K di beri
sinyal 1. Karena masukan J dan K terpasang pada tingkat tegangan tinggi (J=1 dan
K =1),maka setiap flip-flop JK akan mengalami toggle,ketika masukan pencacah
menerima pulsa pendetak. Keluaran Q0 dari flip-flop yang pertama (FF0) akan di
umpankan ke masukan selanjutnya,dan demikian seterusnya.
Hal ini dapat mengakibatkan flip-flop yang pertama lebih sering
mengalami keadaan keadaan toggle dari pada flip-flop yang kedua. flip-flop yang
kedua (FF 1) lebih sering toggle dari pada flip-flop yang ketiga (FF2). Dan yang
3
paling jarang mengalami toggle adalah flip-flop yang keempat ataupun yang
terakhir.
Setiap pencacah datang,jika keluaran Q dari semua flip-flop (FF 0 sampai
FF 3) kalau di lihat dengan cermat akan terlihat adanya suatu aturan tertentu, yaitu
aturan sistem bilangan biner. Jadi secara tidak langsung piranti digital ini telah
melaksanakan proses perhitungan biner yang biasa di sebut dengan pencacahan
bilangan biner.
Di sebut asinkron karena bentuk ragam diagram gelombang pewaktuan proses
pemindahan bit melalui flip-flop seperti riak dalam air dimana sinyal pendetak
pada pencacah adalah serial,bukan paralel.
3. Multiplexer (MUX)
Multiplexer merupakan rangkaian logika yang berfungsi memilih data
yang ada pada input-nya untuk disalurkan ke output-nya dengan bantuan sinyal
pemilih atau selektor. Multiplexer disebut juga sebagai pemilih data (data
selector). Multiplexer adalah rangkaian yang memiliki fungsi untuk memilih dari
2n bit data input ke satu tujuan output. Yang berarti mentransmisikan sejumlah
besar unit informasi melalui sejumlah jalur kecil. suatu Multiplexer digital
merupakan suatu kombinasi yang memilih informasi biner dari salah satu jalur
input dan meneruskan ke jalur output tunggal. Multiplexer ini juga merupakan
rangkaian logika yang berfungsi memilih data yang ada pada inputnya untuk
disalurkan ke outputnya dengan bantuan sinyal pemilih atau sinyal kontrol.
Dipasaran tersedia contoh MUX yaitu IC 74150 yaitu multiplexer 16 jalur
ke satu jalur yang dilengkapi dengan jalur STROBE. Jika STROBE = LOW, maka
output mengikuti operasional dari MUX. Sebaliknya jika STROBE = HIGH,
maka MUX selalu HIGH.
Sebuah multiplexer elektronik memungkinkan beberapa sinyal untuk
berbagi satu perangkat atau sumber daya, misalnya satu A / D converter atau satu
jalur komunikasi, bukan memiliki satu perangkat per sinyal input.
Fungsi multiplekser yaitu menggabungkan beberapa masukan ke dalam
aliran data tunggal. Di sisi penerimaan, demultiplexer sebuah membagi aliran data
tunggal ke beberapa sinyal asli.
4
Salah satu penggunaan untuk multiplexer adalah penghematan biaya dengan
menghubungkan multiplekser dan sebuah demultiplexer (atau demux) bersamasama melalui saluran tunggal (dengan menghubungkan output multiplexer tunggal
untuk masukan tunggal demultiplexer's). Gambar ke kanan menunjukkan ini.
Dalam hal ini, biaya pelaksanaan saluran terpisah untuk setiap sumber data lebih
mahal daripada biaya dan ketidaknyamanan menyediakan / fungsi multiplexing
demultiplexing. Dalam analogi fisik, mempertimbangkan perilaku penggabungan
penglaju melintasi jembatan sempit; kendaraan akan bergantian menggunakan
jalur yang tersedia sedikit. Setelah mencapai ujung jembatan, mereka akan
terpisah ke rute yang terpisah ke tempat tujuan mereka.
Seringkali, sebuah multiplexer dan demultiplexer digabungkan bersamasama ke dalam satu bagian peralatan, yang biasanya disebut hanya sebagai
multiplexer. Kedua buah peralatan yang dibutuhkan pada kedua ujung link
transmisi karena sebagian besar sistem mengirimkan komunikasi dua arah.
Contoh dunia nyata adalah penciptaan telemetri untuk transmisi dari
komputer / instrumentasi sistem satelit, kerajinan ruang atau kendaraan remote
lain untuk sistem berbasis tanah.
Dalam desain sirkuit analog, multiplexer adalah tipe khusus dari switch
analog yang menghubungkan satu sinyal yang dipilih dari beberapa input output
tunggal.
4. Nibble Multiplexer
Seperti halnya rangkaian MUX, Nibble MUX juga merupakan pemilihan
terdapatb pada jalur input merupakan kelompok 4 jalur sehingga outputnya juga
merupakan kelompok 4 jalur (bukan jalur tunggal).
Contoh Nibble MUX adalah IC 74157 yang ilengkapi dengan jalur
SELECT. Jika SELECT = HIGH, maka berlaku Y3Y2Y1Y0 = B3B2B1B0 =
A3A2A1A0.
5. Demultiplexer (DEMUX)
Berfungsi sebagai kebalikan dari MUX adalah DEMUX, dimana input nya
satu jalur yang harus disampaikan kepada salah satu jalur output nya.
demultiplexer media biasa disebut file splitter adalah perangkat lunak yang
5
demultiplexes atau membagi, aliran individual file media, misalnya, audio, video,
atau sub judul dan mengirimkannya ke dekoder masing-masing untuk decoding
aktual. Media splitters file tidak Decoder sendiri, tetapi program stream yang
terpisah dari file dan memasok mereka masing-masing untuk audio, video, atau
decoder sub judul, perangkat lunak berbasis beberapa contoh termasuk FFmpeg
(melalui ffdshow), MPEG-2, MPEG-4 , Flash Video, atau Real Media dll.
Komponen
ini
berisi
demultiplexer
untuk
nilai
boolean.
Rute
demultiplexer nilai masukan ke salah satu konektor output. Konektor output yang
dipilih tergantung pada alamat dibaca dari masukan alamat.
Komponen yang memiliki alamat internal latch. Latch ini diaktifkan jika
konektor opsional 'Enable Latch Alamat' diaktifkan. Selama kondisi benar di
masukan alamat saat ini digunakan. Perubahan kondisi mengunci salah alamat.
Selama kondisi palsu pada input ini alamat mengunci digunakan. Gerendel pintu
dilewati jika konektor opsional 'Enable Latch Alamat' dinonaktifkan.
Komponen ini juga memiliki internal output latch. Latch ini diaktifkan
jika output Aktifkan konektor 'latch' diaktifkan. Selama kondisi benar di input
latch dilewati. Perubahan kondisi palsu mengunci nilai keluaran terakhir. Selama
kondisi palsu di masukan nilai-nilai output ini terkunci digunakan. Gerendel pintu
dilewati jika konektor opsional ‘latch aktifkan’ dinonaktifkan.
6. Decoder
Decoder adalah suatu rangkaian logika kombinasional yang mampu
mengubah masukan kode biner n-bit ke m-saluran keluaran sedemikian rupa
sehingga setiap saluran keluaran hanya satu yang akan aktif dari beberapa
kemungkinan kombinasi masukan. Gambar 2.9 memperlihatkan diagram dari
decoder dengan masukam n = 2 dan keluaran m = 4 ( decoder 2 ke 4). Setiap n
masukan dapat berisi logika 1 atau 0, ada 2N kemungkinan kombinasi dari
masukan atau kode-kode. Untuk setiap kombinasi masukan ini hanya satu dari m
keluaran yang akan aktif (berlogika 1), sedangkan keluaran yang lain adalah
berlogika 0. Beberapa decoder di desain untuk menghasilkan keluaran low pada
keadan aktif, dimana hanya keluaran low yang dipilih akan aktif sementara
keluaran yang lain adalah berlogika 1. Dari keadaaan aktif keluaranya, decoder
6
dapat dibedakan atas “non inverted output” dan “inverted output”. Dekoder dapat
digunakan untuk mengendalikan rangkaian lain, dan menonaktifkan rangkaian
lain. Karena itu jalur enable ditambahkan ke dalam rangkaian untuk menghasilkan
keluaran 0 diberi jika enable logic 0.
Dalam elektronika digital, decoder dapat mengambil bentuk input-ganda,
multiple-output sirkuit logika yang mengubah input menjadi output kode kode,
dimana kode input dan output yang berbeda. umpamanya n-ke-2n, decoder kode
biner-desimal. Aktifkan input harus berada di atas decoder berfungsi, dinyatakan
outputnya mengasumsikan kata "output kode tunggal" dinonaktifkan. Decoding
diperlukan dalam aplikasi seperti multiplexing data, display 7 segmen dan
decoding alamat memori.
Rangkaian decoder contoh akan menjadi gerbang DAN karena output dari
gerbang AND adalah "Tinggi" (1) hanya jika semua input adalah "High." output
seperti itu disebut sebagai "High output aktif". Jika bukan gerbang AND, gerbang
NAND terhubung output akan "rendah" (0) hanya jika semua input adalah
"Tinggi". output seperti itu disebut sebagai "output yang rendah aktif".
Sebuah decoder sedikit lebih kompleks akan menjadi tipe-ke-2n n dekoder
biner. Jenis ini adalah rangkaian kombinasional decoder yang mengubah
informasi biner dari 'n' masukan kode ke maksimum 2n output yang unik. Kita
mengatakan sedikit maksimum 2n output karena dalam kasus ini 'n' kode
informasi memiliki kombinasi bit yang tidak digunakan, decoder mungkin kurang
dari 2n output. Kita dapat memiliki 2-untuk-4 dekoder, 3-ke-8 decoder atau 4-ke16 decoder. Kita bisa membentuk dekoder 3-ke-8 dari dua 2-ke-4 decoder
(dengan mengaktifkan sinyal).
7. Encoder
Hal ini berguna untuk dapat menjamin karakteristik tertentu tentang
informasi yang akan dikirim di link serial. Ini adalah sifat khusus yang
diinginkan:
1. kepadatan besar transisi
2. Semakin besar densitas transisi, makin banyak peluang bagi penerima untuk
menyinkronkan data. Dengan banyak transisi, penerima dapat menerapkan skema
7
suara dan sinkronisasi dengan akurasi yang lebih besar. Minimum kepadatan
transisi
3. Selain memiliki kepadatan tinggi rata-rata transisi, akan sangat berguna untuk
menjamin bahwa setiap kata ditransmisikan pada link serial berisi jumlah
minimum transisi kesalahan deteksi
4. Meskipun deteksi kesalahan juga harus diterapkan pada tingkat yang lebih
tinggi, dapat berguna untuk memiliki skema yang mampu mendeteksi jenis
tertentu
kesalahan
dalam
lapisan
fisik
link.
Standar
karakter
koma
karakter out-of-band yang berguna untuk transmisi metadata dan untuk tujuan
sinkronisasi. Urutan koma berguna harus tunggal (yaitu, tidak harus muncul
dalam urutan bit data yang valid, termasuk karakter data tumpang tindih), dan
harus terjadi dengan penyelarasan seragam relatif terhadap batas byte.
Untuk menjamin karakteristik ini, sebuah encoder / decoder digunakan.
encoder mengambil data yang masuk bersama dengan beberapa metadata (seperti
sinyal yang menunjukkan apakah data yang masuk merupakan data aktual atau
karakter
kontrol)
dan
menghasilkan
nilai
dikodekan
yang
kemudian
ditransmisikan pada link. Demikian pula, decoder mengambil nilai dari link dan
menghasilkan nilai asli, bersama dengan beberapa informasi seperti apakah
karakter yang masuk mengandung kesalahan, dan apakah hal itu merupakan data
atau karakter kontrol.
Sebuah decoder yang berisi mengaktifkan input juga dikenal sebagai
demultiplexer-decoder. Jadi, kami memiliki dekoder 4-ke-16 yang diproduksi
dengan menambahkan input 4 dibagi di antara kedua Decoder, menghasilkan 16
output.
8. Parity Generator
Dalam sistim transmisi digital, dimana urutan data biner dikirimkan dari
pengirim ke penerima, sangat dimungkinkan terjadinya kesalahan (error) pada
data yang diterima. Kesalahan ini biasanya disebabkan karena external noise
(misalkan sinyal listrik atau suara yang ikut dalam data). Sebagai contoh,
dikirimkan sinyal data BCD 5 (0101), kemudian pada proses transmisi, ada noise
yang masuk sehingga mengubah nilai LSB ‘0’ menjadi ‘1’. Akibatnya di sisi
8
terima, sinyal data yang masuk tadi dibaca sebagai 4 (0100). Data tersebut tentu
salah, karena tidak sesuai dengan yang dikirimkan.
Untuk menghindari kesalahan data saat pengiriman, diberikan bit tambahan
pada urutan data yang akan ditransmisikan. Bit tambahan ini dinamakan bit parity.
Penambahan bit parity dilakukan di sisi kirim (Transmitter). Rangkaian
pembangkit bit parity dinamakan Parity Generator. Jumlah bit parity bisa satu bit
atau lebih. Berdasarkan jumlah bit biner ‘1’ dalam setiap kelompok, bit parity
dibedakan menjadi 2 jenis : Odd Parity Bit dan Even Parity Bit. Odd Parity bit
adalah bit tambahan yang diberikan untuk membuat jumlah bit ‘1’ pada urutan
data yang disertainya menjadi ganjil, sedangkan Even Parity Bit adalah bit
tambahan yang diberikan untuk membuat jumlah bit ‘1’ pada urutan data yang
disertainya menjadi genap. Diberikan contoh sebagai berikut :
Urutan data : 1 0 1 1 0 1 1
Urutan data + Odd Parity Bit : 1 0 1 1 0 1 1 0
Bit Parity
Urutan data + Even Parity Bit : 1 0 1 1 0 1 1 1
Bit Parity
Parity Checker adalah rangkaian pengecek nilai bit parity yang menyertai
urutan data yang diterima. Rangkaian Parity Checker berada di sisi terima
(Receiver). Jenis bit parity yang di-cek harus sesuai dengan jenis bit parity di sisi
kirim, bisa Odd atau Even Parity. Jika nilai cek setiap urutan data dan bit parity
yang menyertainya adalah ‘0’, maka urutan data dan bit parity tersebut benar. Jika
bernilai ‘1’ berarti ada kesalahan. Blok diagram Parity Generator dan Parity
Checker.
Untuk mendisain rangkaian Parity Generator, perlu ditentukan lebih dulu
jumlah data dalam setiap urutannya dan jenis bit parity yang akan digunakan.
Sebagai contoh, akan dibuat urutan data 3 bit biner, yang disertai 1 Even Parity
Bit.
1.3 Alat yang digunakan
1. Power supply
2. Papan peraga praktikum
3. Kabel Penghubung
1.4 Prosedur percobaan
9
I. Pencacah Naik Asinkron Ripple 4 Bit (IC 7476)
1. Buatlah rangkaian naik asinkron 4 bit seperti gambar menggunakan 4
gerbang FF secara bertingkat (kaskade)
2. Output JKFF ABCD dimasukan ke input BCD to 7 segment
3. Berikan clok secara manual,dan amati harga-harga pada 7 segment.
Catat pada clok naik atau turun perubahan pada 7 segment itu terjadi.
4. Periksalah ke Asisiten sebelum power di on-kan
II. Pencacah Turun Asinkron Ripple 4 Bit (IC 7476)
1. Pencacah turun asinkron dapat diperoleh dengan mengambil output not,
dan output tersebut yang dihubungkan dengan FF berikutnya.
2. Hasil counter diperoleh dari output Q tersebut.
III. Pencacah Asinkron Naik dan Turun (IC 74193)
IC 74193 adalah counter sinkron UP-DOWN yang dilengkapi beberapa
fungsi :
1. Input pada parallel 4 bit
2. Output data 4 bit parallel
3. Input LOAD untuk memberikan preset pada counter dari data input
parallel CLEAR untuk mereset counter.
4. Output CARRY jika hitungan UP lebih besar dari 15
5. Output BORROW jika dihitung DOWN lebih kecil dari 0.
IV. ENCODER
Rangakain desimal to BCD ENCODER dapat dikerjakan dengan IC
74147. IC ini adalah ENCODER priority, dimana yang terbesar akan
ditampilkan / dikeluarkan. Rangkaian percobaannya dapat dilihat pada
gambar Isikan table yang diperlukan.
10
V. DECODER
DECODER BCD to 7 segment yakni IC 7447 dapat digunakan untuk
membuka kode BCD menjadi 7 segment, sehingga dapat dilihat atau
ditampilkan lebuh informatif.
Rangkaian Percobaan dapat dilihat pada gambar.
1. Ubahlah kombinasi input swA, swB, swC, dan swD sesuai tabel, lalu
amati pada 7 segment.
2. Setelah percobaan ini selesai, ubahlah input swA, swB, swC, dan swD
dengan output percobaan ENCODER. Dengan posisi ini berikan
perubahan pada input sw1, sw2, sw3, …sw9, sambil diamati pada output 7
segment.
3. MULTIPLEXER
11
IC 74157 adalah NIBBLE MULTIPLEXER yang akan meneruskan salah
satu kelompok nibble (dari dua kelompok, dengan masing-masing kelompok
berisi 4 bit ) ke jalur outputnya.
Rangkaian percobaan dapat dilihat pada gambar.
1) Berikan kombinasi input A0A1A2A3 = 0011 dan B0B1B2B3 = 0101,
ubahlah SEL dengan ENB sesuai tabel, amati output Z0Z1Z2Z3.
2) Ubah kombinasi input A0A1A2A3 = 1111 dan B0B1B2B3 = 0000, ubahlah
SEL dengan ENB sesuai tabel, amati output Z0Z1Z2Z3.
3) Ubah input A0A1A2A3 dengan output dari ENCODER, dan input B0B1B2B3
diambil dari saklar, sedangkan output Z0Z1Z2Z3 dimasukan ke input
percobaan DECODER. Ulangi percobaan yang sama.
VI. DEMULTIPLEXER
Oleh karena dalam aplikasi jarang sekali dijumpai DEMUX dengan satu
input data, maka hendak dicobakan IC 74154 yakni rangkaian DECODER 4 ke
16 jalur.
Ubahlah harga ABCD mulai dari 0000 hingga 1111, dimulai dengan STRB = 0,
amati outputnya. Ubahlah STRB = 1, amati outputnya.
12
Download
Random flashcards
hardi

0 Cards oauth2_google_0810629b-edb6-401f-b28c-674c45d34d87

Rekening Agen Resmi De Nature Indonesia

9 Cards denaturerumahsehat

Nomor Rekening Asli Agen De Nature Indonesia

2 Cards denaturerumahsehat

Secuplik Kuliner Sepanjang Danau Babakan

2 Cards oauth2_google_2e219703-8a29-4353-9cf2-b8dae956302e

Create flashcards