RANGKAIAN SEKUENSIAL

RANGKAIAN SEKUENSIAL
Minggu 6 & 7
Pembahasan :






RS - flip - flop
D - flip - flop
JK - flip -flop
T- flip - flop
Analisa dan Desain Rangkaian Sekuensial
flip-flop adalah multivibrator bistabil, dimana
keluarannya adalah suatu tegangan rendah (0) atau
tinggi (1). Keluaran ini tetap rendah atau tinggi
selama belum ada masukkan yang merubah keadaan
tersebut. Rangkaian yang bersangkutan harus didrive (dikendalikan) oleh satu masukkan yang
disebut pemicu (trigger). Keadaan tersebut akan
berubah kembali bila ada masukkan pemicu lagi.
RS Flip-flop
mempunyai dua masukan dan dua keluaran. 2 input
yaitu, S=Set dan R=Reset. 2 output yaitu Q dan Q .
Bertindak sebagai 1 bit memori dengan output Q
sebagai nilai bit tersebut. S=1, R=1 tidak dibenarkan
(tidak boleh diset serentak) karena akan
menghasilkan output yang tidak konsisten.
D- Flip-flop
modifikasi dari RS flip-flop dengan
tambahan gerbang pembalik pada
masukan R sehingga masukan R
merupakan komplemen dari masukan S.
Saat
D = 0 keadaan flip-flop reset (Q
= 0) sedangkan bila D = 1 maka keadaan
flip-flop set (Q = 1).
Tugas :
 Rancanglah rangkaian D-flip-flop yang terdiri dari gerbang logika dasar!
 Simulasikan dengan simulator Xilinx dan analisa hasil rancangan dan
simulasi yang diperoleh !
JK Flip-flop
Flip-flop ini mempunyai dua
masukan dan dua keluaran, di
mana salah satu keluarannya
(y) berfungsi sebagai
komplemen. Flip-flop JK dapat
dibentuk dari kombinasi empat
gerbang NAND, flip-flop ini
tidak memiliki keadaan
terlarang seperti yang terdapat
pada flip-flop RS.
Tugas :
 Rancanglah rangkaian JK-flip-flop yang terdiri dari gerbang logika dasar!
 Simulasikan dengan simulator Xilinx dan analisa hasil rancangan dan
simulasi yang diperoleh !
T-Flip-flop
Merupakan modifikasi
dari JK flip-flop, dengan
menggabungkan kedua
masukan J dan K sehinga
keluaran (y) akan
berubah-ubah sesuai
perubahan pada
clocknya.
Tugas :
 Rancanglah rangkaian T-flip-flop yang terdiri dari gerbang logika dasar!
 Simulasikan dengan simulator Xilinx dan analisa hasil rancangan dan
simulasi yang diperoleh !