SI212-021021-653-9 44KB Oct 02 2011 05:23:27 PM

BAB VIII
SEMICONDUCTOR MEMORY
ROM YANG DAPAT DI PROGRAM :
1. PROM (PROGRAMMABLE READ ONLY
MEMORY).
YANG DAPAT DIPROGRAM SEKALI SAJA OLEH
PROGRAMMER YANG SELANJUTNYA TIDAK DAPAT
DIUBAH KEMBALI.
2. EPROM (ERASABLE PROGRAMMABLE READ
ONLY MEMORY)
YANG DAPAT DIHAPUS DENGAN SINAR ULTRA (
DAPAT JUGA DIJEMUR DI SINAR MATAHARI) DAN
DPT DIPROGRAM BERULANG – ULANG.
ORKOM
1
3.EEPROM (ELECTRICALLY ERASABLE
PROGRAMMABLE
READ
ONLY
MEMORY)
DAPAT
DI
HAPUS
SECARA
ELEKTRONIK DAN DAPAT DI PROGRAM
KEMBALI
TANPA
MENGHAPUS
ISI
SEBELUMNYA.
ORKOM
2
KOREKSI ERROR
SISTEM MEMORI SEMIKONDUKTOR
DAPAT
MENGALAMI
KEGAGALAN
(ERROR).
KEGAGALAN
INI
DAPAT
DIKATEGORIKAN SEBAGAI KEGAGALAN
BERAT DAN ERROR RINGAN.
ERROR BERAT DAPAT DISEBABKAN
KESALAHAN
PENGUNAAN,
DAN
KERUSAKAN DARI PABRIK.
ERROR RINGAN DAPAT DISEBABKAN
OLEH MASALAH CATU DAYA.
ORKOM
3
HAMPIR
SETIAP MEMORI UTAMA
MODERN MEMILIKI LOGIK UNTUK
MENDETEKSI YANG DISEBUT SEBAGAI
ERROR-CORRECTING CODE.
KODE PERBAIKAN YANG PALING
SEDERHANA ADALAH KODE HAMMING
YG
DICIPTAKAN
OLEH
RICHARD
HAMMING DI LABORATORIUM BELL.
MENGGUNAKAN
DIAGRAM
VENN,
DENGAN TIGA BUAH LINGKARAN YG
BERPOTONGAN
TERDAPAT
7
KOMPARTEMEN.
ORKOM
4
DIAGRAM VENN
A
A
B
1
1
1
B
1
1
0
1
0
0
0
1 2
3 4
C
A
B
1
1
0
1
0
C
A
1
1
0
B
0
1
0
0
C
C
ORKOM
0
0
5
PENJELASAN :
KITA AKAN MEMBERIKAN 4 BUAH BIT
DATA KE KOMPARTEMEN YG TERLETAK
DI TENGAH.
KOMPARTEMEN SISANYA DIISI DENGAN
APA YANG KITA SEBUT BIT PARITAS.
SETIAP BIT PARITAS DIPILIH SEHINGGA
BILANGAN 1 DIDALAM LINGKARAN
BERJUMLAH GENAP.
ORKOM
6
CACAT DAPAT DITEMUKAN PADA :
A DAN C, TETAPI TIDAK PADA B,
KARENA
TERDAPAT
LINGKARAN
ANGKA
A
1
DAN
C
BERJUMLAH
GANJIL (GAMBAR 4) , TETAPI ANGKA 1
PADA
LINGKARAN
B
MEMPUNYAI
ANGKA 1 GENAP (GAMBAR 4).
ORKOM
7
CACHE MEMORY
DITUJUKAN
UNTUK
MEMBERIKAN
KECEPATAN MEMORI YANG MENDEKATI
KECEPATAN MEMORI TERCEPAT YANG
BISA
DIPEROLEH,
SEKALIGUS
MEMBERIKAN UKURAN MEMORI YANG
BESAR DENGAN HARGA YANG LEBIH
MURAH DARI JENIS MEMORI – MEMORI
SEMIKONDUKTOR.
ORKOM
8
CPU
PEMINDAHAN
WORD
CACHE
PEMINDAHAN
BLOK
MAIN
MEMORY
ORKOM
9
KOHERENSI CACHE
• BUS
WATCHING
WITH
WRITE
THROUGH
:
SETIAP
CACHE
CONTROLLER MEMONITOR SALURAN –
SALURAN ALAMAT UNTUK MENDETEKSI
OPERASI WRITE KE MEMORI OLEH BUS
MASTER.
• HARDWARE
TRANSPARENCY
:
PERANGKAT KERAS UNTUK MENJAMIN
BAHWA SEMUA UPDATE TERHADAP
MEMORI
UTAMA
VIA
CACHE
DIREFLEKSIKAN
PADA
SELURUH
CACHE.
ORKOM
10
• NON - CACHABLE MEMORY : HANYA
SUATU BAGIAN MEMORI UTAMA YANG
DIGUNAKAN
BERSAMA OLEH
LEBIH
DARI SEBUAH PROSESSOR, DAN HAL
INI DIKENAL SEBAGAI NON-CACHABLE.
ORKOM
11
ORKOM
12