Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools

Teknologi Mitigasi Kualitas Daya
Dengan Power Quality (PQ) Tools
PENGARAH
Dr. Ir. Marzan Aziz Iskandar, M.Sc
Kepala BPPT
Dr. Ir. Unggul Priyanto, M.Sc
Deputi Kepala Bidang TIEM
PENANGGUNG JAWAB
Dr. M.A.M. Oktaufik, M.Sc
Direktur PTKKE
TIM PENYUSUN
Dr. Ferdi Armansyah
Riza, M.Eng.
Prof. Dr. Hamzah Hilal, M.Sc.
Dra. Endang Sri Hariatie
Eka Rakhman P, S.T.
Hani Yuniarto E.C, S.T.
Agus Suhendra, A.Md.
Wisman
Abdul Wachid Syamroni, M.T.
Desain Cover : AWeS
INFORMASI
Bidang Rekayasa Sistem
Pusat Teknologi Konversi dan Konservasi Energi (PTKKE)
Gedung BPPT II, lantai 20
Jl. M.H. Thamrin No. 8, Jakarta 10340
Tlp. (021) 316 9754
Fax. (021) 316 9765
DAFTAR ISI
Daftar Isi
Daftar Tabel
Daftar Gambar
Pengantar
i
iii
iii
v
Bab-1 PENDAHULUAN
1
Bab-2 RANCANG BANGUN POWER QUALITY TOOLS
2.1 Dasar Teori DVR
2.1.1 Struktur Dasar DVR
2.1.2 Topologi dan Sistem Pengendalian
2.2 Tujuan, Persyaratan dan Spesifikasi Desain
2.2.1 Tujuan Umum
2.2.2 Persyaratan Desain
2.2.3 Justifikasi Persyaratan Desain
2.3 Desain Konseptual Hardware
2.3.1 Konfigurasi Sistem
2.3.2 Perangkat Kendali
2.4 Perhitungan Analitik Desain Hardware
2.4.1 Perhitungan Analitik Kelistrikan
2.4.2 Perhitungan Analitik Rangkaian Elektronika
2.5 Desain Rinci Hardware
2.5.1 Single Line Diagram
2.5.2 Rangkaian Skematik DVR
2.5.3 Printed Circuit Board (PCB) DVR
2.6 Desain Konseptual Firmware
2.7 Perhitungan Analitik Desain Firmware
2.7.1 DQ-Transform dan Invers DQ-Transform Untuk FPGA
2.7.2 Frekuensi Switching (Triangle Generator)
2.7.3 Sampling Rate
2.7.4 Frekuensi Phase-Locked Loop
2.8 Desain Rinci Firmware
2.9 Desain Konseptual Mekanikal DVR
2.10 Spesifikasi Prototip DVR
2.11 Sistem Penguji DVR
2.11.1 Struktur Dasar dan Konfigurasi VSG
2.11.2 Perangkat Pengendali VSG
2.11.3 Perhitungan Analitik Hardware VSG
Pengembangan Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
3
3
3
4
6
6
6
7
8
8
11
13
13
14
20
20
21
22
22
24
24
28
29
29
29
31
32
33
33
38
40
i
2.11.4 Desain Rinci Hardware VSG
2.11.5 Desain Firmware VSG
40
41
Bab-3 PENGUJIAN PROTOTIP DVR
3.1 Hardware Minor Test
3.1.1 Pengujian Distribusi Catu Daya
3.1.2 Pengujian Akuisisi Data
3.2 Simulasi Firmware
43
43
43
47
51
Bab-4 KESIMPULAN DAN REKOMENDASI
4.1 Kesimpulan
4.2 Rekomendasi
53
53
53
Referensi
54
ii Pengembangan Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
DAFTAR TABEL
Tabel
Tabel
Tabel
Tabel
Tabel
Tabel
Tabel
Tabel
Tabel
2.1
2.2
3.1
3.2
3.3
3.4
3.5
3.6
3.7
Bipolar Full Scale dan Zero Scale
15
Logika Rangkaian H-Bridge Driver Adapter
19
Pengukuran Terminal Power Supply
44
Pengukuran Power Regulator
44
Pengukuran Tegangan Supply IC Analog
45
Pengukuran Tegangan Supply ADC MAX1202
46
Pengukuran Tegangan Base Optocoupler (VOP)
47
Pengukuran Tegangan Supply IC CMOS dan MOSFET/IGBT Driver 47
Pengukuran Linearitas RMS To DC Converter
50
DAFTAR GAMBAR
Gambar 2.1
Gambar 2.2
Gambar 2.3
Gambar 2.4
Gambar 2.5
Gambar 2.6
Gambar 2.7
Gambar 2.8
Gambar 2.9
Gambar 2.10
Gambar 2.11
Gambar 2.12
Gambar 2.13
Gambar 2.14
Gambar 2.15
Gambar 2.16
Gambar 2.17
Gambar 2.18
Gambar 2.19
Gambar 2.20
Gambar 2.21
Gambar 2.22
Gambar 2.23
Gambar 2.24
Struktur Dasar DVR
Topologi Kontrol DVR
Sistem Kendali DVR
Konfigurasi DVR
Akuisisi Sinyal Sinusoida
Sistem Kendali FPGA
Sistem Penginjeksi Tegangan Kompensasi
Xilinx Spartan3AN Starter Kit
Konversi input bipolar ADC MAX1202
Rangkaian Penguat Differential Unity Untuk Sine Capturer
Rangkaian RMS-to-DC Converter
Rangkaian Zero Crossing
Karakteristik Input-Output Rangkaian Zero Crossing Detector
Rangkaian Digital H-Bridge Driver Adapter
Rangkaian Driver MOSFET
Single Line Diagram DVR
Rangkaian Skematik DVR
Printed Circuit Board (PCB) DVR
Konsep Firmware DVR
Input Jala-jala Yang Mengalami Sag/Swell
Keluaran DQ-Transform
Keluaran Invers DQ-Transform
Tegangan Yang Telah Diperbaiki
Grafik Sine-Cosine Look Up Table
Pengembangan Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
iii
3
5
5
8
9
10
11
12
15
16
16
17
18
19
20
21
22
23
24
26
27
27
28
29
Gambar 2.25
Gambar 2.26
Gambar 2.27
Gambar 2.28
Gambar 2.29
Gambar 2.30
Gambar 2.31
Gambar 2.32
Gambar 2.33
Gambar 2.34
Gambar 3.1
Gambar 3.2
Gambar 3.3
Gambar 3.4
Gambar 3.5
Gambar 3.6
Gambar 3.7
Gambar 3.8
Gambar 3.9
Gambar 3.10
Gambar 3.11
Gambar 3.12
Gambar 3.13
Keluaran Triangle Wave Generator
Firmware FPGA Untuk DVR
Desain Konsep Mekanikal DVR
Single Line Diagram VSG
Sistem Kendali VSG
Microcontroller ATMEL ATMega8535
Modul Sistem Minimum Berbasis ATMega8535
Kaki dan Fungsi Kaki ATMega8535
Rangkaian Skematik VSG
Konsep Firmware VSG
Pengujian Prototip DVR
Pengujian Minor Pada Board DVR
Pengukuran Tegangan Pada Kaki Positif IC Analog
Pengukuran Tegangan Pada Kaki Negatif IC Analog
Pengukuran Pada Supply Positif ADC
Pengukuran Pada Supply Negatif ADC
Pengukuran VOP
Pengukuran VDD Pada IC CMOS dan MOSFET/IGBT Driver
Pengakuisisian Sinyal Sinus Jala-jala Sumber
Analisis Tegangan Sinyal Sinus Di Input ADC
Konversi Sinyal Sinus Menjadi Sinyal Persegi
Analisis Sinyal Persegi Untuk ADPLL
Pengukuran Linieritas Antara Tegangan AC Dengan
Tegangan DC
Gambar 3.14 Konfigurasi Firmware Khusus Untuk Pengujian Pengolahan
Data DVR
Gambar 3.15 Hasil Simulasi Firmware Pengujian Pengolahan Data DVR
iv Pengembangan Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
30
32
34
36
37
38
38
39
41
41
43
44
45
45
46
46
47
48
48
49
49
50
50
51
52
Pengantar
Permasalahan umum kelistrikan, antara lain harmonisa, variasi tegangan
jangka pendek (sags, swells, dan intruptions) variasi tegangan jangka panjang
(undervoltages, overvoltages, dan intruptions), transient, ketidakseimbangan,
variasi frekensi, dan lain-lain dapat menyebabkan beberapa permasalahan
kepada konsumen yang memerlukan tingkat kualitas daya listrik yang tinggi
untuk proses industri dan penggunaan peralatan listrik di rumah-rumah.
Di antara berbagai macam fenomena gangguan, yang paling banyak
terjadi adalah kerdip tegangan (Dip), yaitu turunnya tegangan tiba-tiba dalam
waktu kurang dari 1 cycle hingga beberapa cycle. Namun, hanya karena durasi
gangguan beberapa ms tersebut dapat menyebabkan produksi berhenti.
Penyebab dari gangguan kerdip tegangan 80% adalah karena faktor alam,
seperti petir, pohon tumbang atau ranting yang mengenai jaringan distribusi
dsbnya. Penyebab lainnya adalah karena adanya beban-beban besar yang
masuk ke jaringan.
Upaya untuk mengurangi dampak fenomena gangguan kualitas daya
(power quality) tersebut diantaranya dengan membuat PQ Tools dengan
pemanfaatan teknologi yang digunakan yaitu Dynamic Voltage Restorer (DVR).
Durasi gangguan yang dapat diatasi oleh DVR hanya beberapa detik. Lebih dari
itu harus digunakan UPS. Namun UPS untuk membackup power supply untuk
sebuah pabrik/plant akan membutuhkan kapasitas baterei yang sangat besar
dan harganya mahal, sehingga untuk mengatasi kerdip tegangan, DVR lah yang
paling baik.
Seperti telah diketahui bahwa permasalahan terbesar pada sektor
industri adalah kerdip tegangan (Dip/Voltage Sag), dimana hanya karena
durasi gangguan beberapa millidetik tersebut dapat menyebabkan produksi
berhenti. Sebagai contoh di-Amerika sejak awal tahun 90-an telah dilakukan
riset yang dilakukan oleh US National Power Laboratory (Division of Best Power
Technology, Wisconsin) selama hampir 5 tahun (1990 s.d. 1995) menyatakan
bahwa pengganggu atau perusak perangkat akibat masalah tegangan tercatat
hampir 50 gangguan perbulan. Tahun 1990 dari Survey di Amerika beberapa
gedung komputer ditemukan 23% nya arus dikabel netral besarnya di atas arus
kabel phase bahkan beberapa di atas kemampuan kabel netralnya sendiri. Di
Amerika tahun 1990 diperkirakan mengalami kerugian diberbagai sektor
sebanyak 26 milyar dollar gara-gara masalah power quality dan terhentinya
operasi New York Airport yang menghebohkan bulan September 1991 akibat
power quality.
Pengembangan Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
v
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Bab-1
PENDAHULUAN
Pengoperasian sistem tenaga listrik secara ekonomis dan efisien
sangatlah penting untuk dapat memperoleh keuntungan dan mengembalikan
modal investasi. Efisiensi yang maksimum akan dapat mengurangi biaya
produksi setiap kilowatthour (kWh) yang diproduksi dan disalurkan kepada
pelanggan. Energi listrik yang dibangkitkan idealnya didistribusikan dengan
tingkat losses yang serendah mungkin dan keandalan dan kualitas yang sebaik
mungkin. Saat ini losses pada jaringan distribusi masih relatif cukup besar dan
keandalan serta kualitas yang diterima pelanggan, terutama pelanggan dari
sektor industri, masih belum memuaskan.
Jenis gangguan yang mempengaruhi keandalan dan kualitas tenaga listrik
bermacam-macam, sehingga langkah penanganannya pun tidak sama. Selain
itu durasi atau lamanya gangguan juga akan mempengaruhi pemilihan jenis
alat untuk mengatasi gangguan tersebut. Diantara berbagai macam fenomena
gangguan, yang paling banyak terjadi adalah kedip tegangan (dip), yaitu
turunnya tegangan secara tiba-tiba (sag) dalam waktu kurang dari 1 cycle
hingga beberapa cycle gelombang listrik arus bolak-balik jala-jala. Namun,
hanya karena durasi gangguan beberapa milisecond tersebut dapat
menyebabkan produksi berhenti. Penyebab dari gangguan kedip tegangan 80%
adalah karena faktor alam, seperti petir, pohon tumbang atau ranting yang
mengenai jaringan distribusi dan lain sebagainya. Penyebab lainnya adalah
karena adanya beban-beban besar yang masuk ke jaringan.
Seperti telah diketahui bahwa permasalahan terbesar pada sektor industri
adalah kedip tegangan (dip/voltage sag), dimana hanya karena durasi
gangguan beberapa millidetik tersebut dapat menyebabkan produksi berhenti.
Sebagai contoh di Amerika Serikat sejak awal tahun 90-an telah dilakukan riset
yang dilakukan oleh US National Power Laboratory (Division of Best Power
Technology, Wisconsin) selama hampir 5 tahun (1990 s.d. 1995) menyatakan
bahwa pengganggu atau perusak perangkat akibat masalah tegangan tercatat
hampir 50 gangguan perbulan. Tahun 1990 dari survey di Amerika Serikat
beberapa gedung komputer ditemukan 23%-nya arus dikabel netral besarnya di
atas arus kabel fasa bahkan beberapa di atas kemampuan kabel netralnya
sendiri. Di Amerika Serikat tahun 1990 diperkirakan mengalami kerugian
diberbagai sektor sebanyak 26 milyar US Dollar hanya karena masalah power
quality dan terhentinya operasi New York Airport yang menghebohkan bulan
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
1
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
September 1991 juga akibat power quality.
Untuk mengatasi masalah kedip tegangan tersebut, diperlukan suatu
perangkat power quality yang disebut sebagai Dynamic Voltage Restorer (DVR).
Perangkat DVR mampu mengatasi gangguan kelistrikan dengan durasi beberapa
detik. Lebih dari itu, diharuskan menggunakan Uninterruptible Power Supply
(UPS). Namun, aplikasi UPS sebagai cadangan catu daya untuk sebuah
pabrik/plant akan membutuhkan kapasitas baterei yang sangat besar dan
harganya mahal, sehingga dibutuhkan investasi yang tidak sedikit. Oleh karena
itu, jika hanya untuk mengatasi kedip tegangan, DVR lah yang paling efisien.
Dalam melakukan rancang bangun DVR, kami melakukan metode
perekayasaan sebagai berikut:
i. Studi literatur
Mengkaji semua informasi yang dibutuhkan untuk mendesain DVR
seperti dasar rangkaian listrik, elektronika, sistem DVR yang telah ada,
standar internasional, dan lain-lain.
ii. Design requirement dan spesifikasi
Persyaratan validasi DVR yang menyangkut marketing requirements,
engineering requirements, serta menentukan spesifikasi desain yang
dibuat.
iii. Desain awal (konseptual)
Mengkonsep desain DVR berdasarkan studi literatur serta persyaratan
dan spesifikasi desain.
iv. Desain rinci
Mendesain skematik, PCB, jalur pengawatan dan perkabelan, dan
cubicle berdasarkan konsep desain yang disepakati. Melakukan proses
prototyping dan perakitan sistem.
v. Pengujian
Menguji dan memverifikasi apakah prototip DVR sudah sesuai dengan
konsep desainnya. Jika diperlukan, akan ada perubahan-perubahan
untuk meningkatkan performa sistem dan mengeliminasi kekurangankekurangannya.
2 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Bab-2
POWER QUALITY TOOLS
2.1.1 Struktur Dasar DVR
Dynamic Voltage Restorer (DVR), juga disebut sebagai Serie Voltage
Booster (SVB) atau Static Serie Compensator (SSC), adalah perangkat yang
memanfaatkan solid state (atau statis) komponen elektronika daya, dan
dihubungkan secara seri dengan distribusi jala-jala primer. DVR menyediakan
tegangan tiga fasa yang terkendali, dimana besaran vektor (amplitudo dan
sudut) ditambahkan ke tegangan sumber untuk mengembalikan tegangan
beban pada saat terjadi kedip tegangan (sag).
Gambar 2.1
Struktur Dasar DVR
Struktur dasar dari DVR dijelaskan pada Gambar 2.1. Struktur ini dibagi
menjadi enam bagian:
1. Energy Storage Unit: Digunakan untuk penyimpanan energi dalam bentuk
arus searah (DC). Baterai atau penyimpanan energi magnet superkonduktor
(SMES) atau kapasitor super dapat digunakan sebagai perangkat
penyimpanan energi. Unit ini bertugas memasok kebutuhan daya nyata
sistem ketika DVR digunakan untuk kompensasi.
2. Capacitor: DVR memiliki kapasitor filter besar untuk menstabilkan tegangan
DC input untuk inverter.
3. Inverter: Sistem inverter digunakan untuk mengkonversi dari tegangan DC ke
bentuk AC. Inverter sumber tegangan (VSI) dengan tegangan rendah, arus
tinggi, dan transformator step-up penginjeksi digunakan untuk tujuan ini
dalam teknik kompensasi DVR.
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
3
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
4. Filter Pasif: Penyaring/filter digunakan untuk mengubah bentuk gelombang
PWM inverter menjadi gelombang sinusoidal murni. Hal ini dicapai dengan
menghilangkan komponen harmonik yang tidak diinginkan yang dihasilkan
oleh VSI. Komponen harmonik orde tinggi akan mendistorsi kompensasi
tegangan output.
5. By-Pass Switch: Ini digunakan untuk melindungi inverter dari lonjakan arus
saat terjadi kegagalan unit. Dalam hal kesalahan atau hubungan pendek
pada bagian hilir (sekunder trafo injeksi), perubahan DVR ke dalam kondisi
bypass dimana Inverter VSI dilindungi dari arus berlebih yang mengalir
melalui saklar semikonduktor daya. Rating inverter DVR menjadi faktor
pembatas normal arus beban gulungan primer dan dipantulkan ke gulungan
sekunder dari seri penyisipan transformator. Untuk arus yang melebihi
rating, skema by-pass ini dibuat untuk melindungi perangkat elektronik VSI.
6. Transformer Tegangan Penginjeksi: Dalam sistem tiga fasa, baik tiga
transformator fasa-tunggal atau satu unit transformator tiga fasa dapat
digunakan untuk menginjeksi tegangan pengkompensasi.
2.1.2 Topologi dan Sistem Pengendalian
Tujuan dari skema kendali adalah menjaga konstan besarnya tegangan
sumber dibawah gangguan sistem pada titik di mana beban sensitif tercatu.
Kontrol hanya mengukur tegangan rms pada titik beban, dgn kata lain, tidak
ada pengukuran daya reaktif yang diperlukan.
Fasor referensi memiliki tiga komponen: fasa, frekuensi dan nilainya.
Selama operasi jaringan normal, semua akan bervariasi untuk beberapa
derajat. Dalam fasa tunggal dan tiga konverter daya DC/AC, biasanya
menggunakan teknik Pulse Width Modulation (PWM).
Secara umum DVR memiliki dua skema kontrol atau topologi, loop
terbuka dan loop tertutup seperti yang ditunjukkan Gambar 2.2. Sistem
kontrol DVR memainkan peran penting, dengan persyaratan respon yang cepat
dalam menghadapi kedip/sag tegangan dan variasi beban terhubung. Diagram
blok dari sistem kontrol yang digunakan DVR ditunjukkan pada Gambar 2.3.
4 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Gambar 2.2
Topologi Kontrol DVR, open loop (atas) dan close loop (bawah)
Gambar 2.3
Sistem Kendali DVR
Fase tegangan dikunci menggunakan Phase-Locked Loop (PLL). Rangkaian
PLL ini digunakan untuk menghasilkan gelombang sinusoidal yang sefase
dengan tegangan listrik jala-jala. Supaya mempermudah pengendalian
tegangan tiga fasa, maka diperlukan transformasi untuk mengubah besaran
tiga fasa menjadi dua variabel yang disebut DQ Transform. Rurmus DQ
Transform adalah sebagai berikut:
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
5
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Sedangkan untuk mengembalikan nilai dua variabel D dan Q menjadi besaran
tiga fasa adalah dengan menggunakan rumus Invers DQ Transform dimana:
2.2 Tujuan, Persyaratan dan Spesifikasi Desain
2.2.1 Tujuan Umum
Melakukan rancang bangun pembuatan prototip DVR untuk mengatasi
masalah kedip tegangan. Sasaran dari kegiatan ini adalah mengatasi gangguan
kedip tegangan pada sistem tenaga listrik skala industri.
6 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
2.2.2 Persyaratan Desain
Prototip DVR yang akan didesain harus memnuhi persyaratan sebagai
berikut:
1. Minimal berkapasitas 10 kWatt.
2. Untuk sistem jala-jala 3-fasa 220V/380V 50 Hz.
3. Mampu mengatasi kedip tegangan yang memiliki durasi dari 0 milidetik
hingga 1000 milidetik.
4. Memiliki antarmuka manusia-mesin supaya mudah dimonitor dan
direkonfigurasi.
5. Lebih murah daripada UPS pada rating dan kapasitas yang sama.
2.2.3 Justifikasi Persyaratan Desain
Justifikasi dari persyaratan diatas adalah sebagai berikut:
1. Sistem harus memiliki rangkaian penginjeksi tegangan pada setiap fasanya
supaya mengembalikan gangguan menjadi normal. Perangkat penginjeksi
berupa transformator yang dipasang seri dengan jala-jala. Transformator
dirancang supaya mampu mengembalikan kondisi tegangan jala-jala ke 220
V per fasa atau 380 V antar fasa [klausul no.1 dan 2].
2. Sistem harus dapat mensampling jala-jala dengan cukup cepat dan banyak
supaya responsif (merespon dengan cepat) [klausul no.3].
3. Karena harus mengkompensasi jala-jala 3-fasa, maka sistem harus
menggunakan algoritma DQ dan Invers DQ Transform [kalusul no.2]
4. Sistem menggunakan perangkat periferal display dan input [klausul no.4]
5. Sistem jangan menggunakan baterai sebagai penyimpan energi
pengkompensasi [klausul no.5]
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
7
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
2.3 Desain Konseptual Hardware
2.3.1 Konfigurasi Sistem
v
v
s
L
Voltage
Sag
Generator
LOAD
C
f
R
C
f
L
VLU
VST
PT 220 : 6
PT 220 : 6
Voltage
Buffer
Voltage
Buffer
PT 220 : 6
Voltage
Buffer
ADC
ADC
C
f
g1-pu
g1-pv
g1-nu
g1-nv
g2-pu
g2-nu
PWM1-u
PWM1-v
Enable1
PT 220 : 6
f
R
f
L
f
g2-pv
g2-nv
Vcc
f
g3-pu
g3-pv
g3-nu
g3-nv
Vcc
g1-pu
g1-pv
g1-nu
g1-nv
Gate Drive-1
PWM2-u
PWM2-v
Enable2
Vcc
Gate Drive-2
g2-pu
g2-pv
g2-nu
g2-nv
PWM3-u
PWM3-v
Enable3
g3-pu
g3-pv
g3-nu
g3-nv
Gate Drive-3
Voltage
Buffer
ZERO
CROSSING
RMS To DC
R
L
VSR
VSS
f
f
Sine
Cosine
LUT
ADPLL
FPGA
ADC
RAM
Komunikasi
USB2.0 Dengan
Industrial-PC
ADC
CONTROL UNIT
Gate enable signal
qS
qS
v*d
vd
d-q
transform
vq
Dvd
-+
Dvq
+
Inverse
d-q
transform
-
Fuzzy
Inference
System
Dv
Gcomp
x
PWM GENERATOR
PWM1, PWM2, PWM3
Dv’
0v
Gambar 2.4
Konfigurasi DVR
Konfigurasi DVR diatas terdiri dari beberapa subsistem:
1. Subsistem akuisisi data tegangan sumber 3 fasa dan tegangan beban
Keterangan untuk gambar di atas adalah sebagai berikut:
a. Tegangan sumber VS fasa R, S dan T di-stepdown oleh Potensial
Transformer.
b. Kemudian ketiga sinyal sinus tersebut dikondisikan hingga masuk dalam
range maksimum input ADC agar dapat dibaca valid.
c. Selain dibaca ADC, semua sinyal juga dilewatkan ke komparator
(rangkaian Zero Crossing Detector) untuk menghasilkan sinyal
kotak/persegi dengan frekuensi yang sama dengan sinusnya. Sinyal ini
digunakan untuk Phase-Locked Loop (PLL) yang fungsinya untuk
mensinkronkan tegangan injeksi kompensasi dengan tegangan beban.
d. Ketiga sinyal sinus dikonversi menjadi data digital oleh ADC.
8 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
VST
PT 220 : 6
Voltage
Buffer
VSR
VSS
PT 220 : 6
Voltage
Buffer
PT 220 : 6
Voltage
Buffer
ZERO
CROSSING
ADC
ADC
To FPGA
ADC
From
FPGA
To FPGA
Gambar 2.5
Akuisisi Data Sinyal Sinusoida Tegangan Jala-jala
Supaya proses injeksi kompensasi tepat hasilnya, maka sistem juga mensensing tegangan beban. Jadi rangkaian diatas dibuat kembar, satu bagian
untuk mensensing tegangan sumber dan lainnya untuk mensensing tegangan
beban.
2. Subsistem kendali dan pengolah data (FPGA)
Perangakat kendali yang digunakan DVR adalah Field Programmable Gate
Array (FPGA). FPGA merupakan chip yang berisi jutaan gerbang logika yang
mana karakteristik dan hubungan antar gerbang logikanya dapat dikonfigurasi
ulang setiap waktu. Sehingga FPGA mampu mengendalikan sistem dengan
sangat cepat, fleksibel, dan berperforma tinggi karena berbasis perangkat
keras (gerbang logika).
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
9
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
{ DD vv
RULES
From ZCD
d
d
 0 . 05 Vd
 0 . 02 Vd
Start kompensasi
Stop kompensasi setelah melewati 0.5 cycle stop
Sine
Cosine
LUT
ADPLL
FPGA
RAM
Komunikasi
USB2.0 Dengan
Industrial-PC
To ADCs
From ADC
RMS-to-DC
CONTROL UNIT
Gate enable signal
qS
vd
From ADC
Vs 3-phase
d-q
transform
qS
v*d
vq
Dvd
-+
Dvq
+
-
Inverse
d-q
transform
Fuzzy
Inference
System
Dv
Gcomp
x
PWM GENERATOR
PWM1, PWM2, PWM3
Dv’
0v
Gambar 2.6
Sistem Kendali Berbasis FPGA
Keterangan gambar di atas adalah sebagai berikut:
a. Pengendali utama adalah FPGA dan yang memberi komando paling awal
adalah blok ADPLL. Karena dari blok ADPLL-lah proses kompensasi
tegangan beban dimulai. Pertama-tama ADPLL mendeteksi pulsa kotak
persegi dari rangkaian Zero Crossing Detector (ZCD). Setelah PLL berhasil
mengunci frekuensi jala-jala (beban), maka ADPLL memberi perintah ke
ADC untuk mensampling tegangan semua fasa. Bersamaan dengan itu
ADPLL juga memerintahkan blok SINE-COSINE LOOK-UP-TABLE agar
mengeluarkan nilai Sin θ dan Cos θ sesuai dengan θ yang ditunjuk ADPLL
saat itu untuk diolah di blok DQ-transform dan invers DQ-transform.
b. Pada blok SINE-COSINE LOOK-UP-TABLE (SIN COS L.U.T.) inputnya berupa
sudut θ. Outputnya ada dua: Output Sinus dan Cosinus.
c. Blok PWM GENERATOR bagiannya terdiri dari TRIANGLE GENERATOR yang
berfungsi untuk membangkitkan sinyal segitiga yang digunakan sebagai
acuan frekuensi switching. COMPARATOR untuk menandingkan sinyal
segitiga dengan sinyal referensi pengkompensasi/injector supaya menjadi
sinyal PWM (Pulse-Width Modulation).
d. Blok CONTROL UNIT sebagai inti dari pengendali utama, yakni yang
memerintahkan blok per blok melakukan operasinya sesuai tanda yang
diberikan ADPLL.
e. Blok FUZZY INFERENCE SYSTEM adalah sistem kendali Fuzzy Logic untuk
mengatur penguatan sinyal pengkompensasi/injector supaya nilai Vd
beban sama seperti acuan/referensinya.
10 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
f. Blok DQ-TRANSFORM berfungsi untuk mentransformasikan besaran 3-fasa
menjadi Vd dan Vq. Dimana Vq harus sama dengan nol dan Vd harus sama
dengan Vmaximum jala-jala (220√2 V).
g. Blok INVERS DQ-TRANSFORM berfungsi untuk mentransformasikan Vd
kompensasi dan Vq kompensasi menjadi besaran 3-fasa.
h. Sistem mulai melakukan kompensasi apabila VD error melebihi 0,05 kali
VD referensi.
i. Sistem akan berhenti mengkompensasi apabila VD error kurang dari 0,02
VD referensi setelah melewati 0,5 cycle stop.
3. Subsistem penginjeksi tegangan kompensasi (inverter)
v
v
s
L
Voltage
Sag
Generator
LOAD
C
f
R
C
f
L
f
R
C
f
L
f
g1-pu
g1-pv
g1-nu
g1-nv
g2-pu
f
R
f
L
f
g2-pv
f
g3-pu
g3-pv
g3-nu
g3-nv
PWM1-u
PWM1-v
FPGA
PWM2-u
PWM2-v
PWM3-u
PWM3-v
g2-nu
g2-nv
Vcc
Vcc
PWM3-u
PWM3-v
Gate Drive-3
g3-pu
g3-pv
g3-nu
g3-nv
PWM2-u
PWM2-v
Gate Drive-2
Vcc
g2-pu
g2-pv
g2-nu
g2-nv
PWM1-u
PWM1-v
Gate Drive-1
g1-pu
g1-pv
g1-nu
g1-nv
Gambar 2.7
Sistem Penginjeksi Tegangan Kompensasi
Keterangan untuk gambar di atas adalah sebagai berikut:
a. FPGA mengirim sinyal PWM ke IGBT Driver U, V dan W.
b. Di IGBT Driver sinyal dari FPGA diisolasi kemudian level tegangannya
diubah menjadi +15 Volt dan – 8 Volt supaya IGBT bisa ON dan OFF secara
sempurna.
c. Oleh IGBT tegangan DC hasil penyearahan tegangan beban oleh Bridge 3fasa, dikonversi menjadi tegangan AC dengan menggunakan teknik
switching PWM.
d. Sinyal switching kemudian difilter oleh rangkaian LC seri sehingga
muncullah sinyal sinusoidal. Sinyal sinusoidal tersebut diinjeksikan
melalui trafo step-up penginjeksi untuk mengkompensasi tegangan beban.
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
11
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
2.3.2 Perangkat Kendali
FPGA tidak dapat berdiri sendiri sebagai perangkat pengendali. FPGA
baru akan dapat berfungsi apabila dirancang sebagai modul sistem minimum.
Dalam hal ini, modul FPGA yang digunakan sebagai pengendali DVR ini adalah
Spartan3AN Starter Kit Board dari Xilinx
Gambar 2.8
Xilinx Spartan3AN Starter Kit
Spesifikasi FPGA Starter Kit:
1. FPGA Chip XC3S700AN-4FGG484C
Dengan fitur-fitur sebagai berikut:
700000 Logic Gates, 1472 Configurable Logic Blocks, 92 Kbits
distributed RAM, 360 Kbits block RAM, 20 dedicated multipliers, 372
User I/O, 8 Mbits In-System Flash
2. 50 MHz On-board Oscillator
3. Auxilliary Clock Oscillator Socket
4. SMA Clock Input
5. 16X2 Character LCD HD44780 Compatible
6. VGA display port
7. DTE and DCE RS-232 port
8. PS/2 Mouse / Keyboard port
9. 14-bit Bipolar Dual Channel ADC SPI interface
10. 14-bit Quad Channel DAC SPI Interface
11. 32 Mbits Parallel NOR Flash
12. 32 Mbits SPI Flash PROM
12 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
13. 512 Mbits DDR SDRAM
14. 10/100 Ethernet Physical Layer
15. Stereo Audio Connector
16. 4 Slide Switches
17. 4 Push Button
18. Knob Rotary with Push On
19. 8 LED
20. 55 General Purpose I/O
2.4 Perhitungan Analitik Desain Hardware
2.4.1 Perhitungan Analitik Kelistrikan
a. Komponen Listrik Dan Semikonduktor
Sesuai spesifikasi final pada Technical Note 7 PQ211, bahwa kapasitas daya
DVR yang didesain adalah 10 kiloWatt. Karena menggunakan sistem jala-jala
3-fasa, maka per fasanya memiliki kapasitas:
Daya per fasa = Kapasitas / 3 fasa
= 10000 / 3 = 3333,33 Watt.
Sedangkan tegangan kerja per fasa adalah 220 Volt atau tegangan kerja
antar fasa adalah 380 Volt, karena Vfasa-fasa = √3 x Vfasa-netral. Sehingga arus
per fasa dapat dihitung dengan rumus:
I=P/V
= 3333,33 / 220
= 15,15 Ampere
Dengan diketahuinya besar arus, maka dapat ditentukan ukuran kawat atau
kabel. Sehingga kabel yang digunakan harus memiliki kapasitas minimal 220
Volt / 20 Ampere. Kemudian, komponen semikonduktor yang digunakan
haruslah memiliki rating minimal 3 X tegangan kerja dan 2 X arus kerja.
Bridge yang digunakan adalah 600 Volt / 90 Ampere, karena arus AC yang
disearahkan adalah 3 X arus perfasa dengan safety factor 2. Perhitungannya
dari Imax x 3 fasa x factor 2 = 15,15 x 6 ≈ 90 Ampere. Begitu pula untuk
komponen MOSFET haruslah memiliki rating 600 Volt / 30 Ampere.
b. Performa DVR
Mengenai kemampuan DVR, jika menggunakan Electrolytic Double Layer
Capacitor 520 Volt / 11 Farad memiliki energi sebesar:
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
13
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
W = 0.5 x C x V2
= 0.5 x 11 x 520 x 520
= 1487200 Joule max
Karena DVR ini memiliki kapasitas 10 kWatt, dan diasumsikan efisiensi
inverter dengan beban ringan adalah 20%, maka kemampuan DVR untuk
meng-coverage Sag/Swell yang muncul adalah sebesar:
Wxη=Pxt
1487200 x 0,2 = 10000 x t
t ≈ 30 detik max
Dengan nilai t sebesar itu maka dengan men-spesifikasikan kemampuan DVR
untuk meng-coverage Sag/Swell selama 1 detik adalah wajar dan memenuhi
persyaratan teknis.
c. Filter L-C
Filter output DVR yang digunakan harus mampu memfilter frekuensi
switching MOSFET. Frekuensi yang digunakan untuk switching dan sampling
adalah 25600 Hz. Supaya untuk menghilangkan efek aliasing, maka frekuensi
filter cut-off yang dibutuhkan adalah setengah dari frekuensi
sampling/switching. Dalam hal ini adalah 12800 Hz (karena 25600 dibagi 2).
Berdasarkan perhitungan filter LC Butterworth orde-2 secara online dari
situs http://www-users.cs.york.ac.uk/~fisher/lcfilter/, maka induktor yang
digunakan adalah 33 uH dan kapasitor 10 uF untuk setiap fasanya.
2.4.2 Perhitungan Analitik Rangkaian Elektronika
a. Blok Akuisisi Data
Pada gambar 2.3, tegangan sumber dan beban dari jala-jala 220 VAC
diturunkan oleh trafo stepdown menjadi 6 VAC. Sedangkan yang ingin
dibaca tegangannya oleh ADC bukanlah nilai RMS-nya, melainkan nilai per θ
periodenya. Sehingga pada suatu saat akan muncul nilai tegangan puncak
yang ingin dibaca. Nilai tegangan puncak (maksimum) dari 6 VAC adalah:
Vmax = Vrms x √2 = 6 x 1,414 = 8,48 Volt.
Maka untuk bisa membaca 8,48 Volt, sinyal harus disesuaikan dengan
referensi ADC. Selain bisa membaca range tegangan tersebut, ADC ini juga
harus mampu mensampling dengan sangat cepat. Dari pemilihan ADC yang
14 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
sesuai, maka ADC yang bisa diterima spesifikasinya adalah MAX1202 dari
MAXIM (Texas Instruments).
Sinyal input bipolar yang bisa dibaca oleh ADC MAX1202 adalah ±2.048 Volt.
Oleh karena itu tegangan keluaran dari transformator dilewatkan ke
rangkaian voltage divider dengan faktor pembagi 8,5 supaya tegangan
maksimumnya menjadi 1 Volt. Supaya faktor pembaginya 8,5, maka resistor
input yang dipilih adalah 7k5 ohm dan resistor output-nya adalah 1k ohm
(sebab Vout = 1k/(1k +7,5k) Vin).
Konversi sinyal AC oleh ADC MAX1202 adalah sbb:
Tabel 2.1
Bipolar Full Scale dan Zero Scale
Dari tabel di atas maka konversi ADC untuk input bipolar adalah:
Data 12-bit = (±Vin/2.048) x 2048.
V in
ADC in
+2,048 V
+1,5 V
+1,5 V
0V
0V
–1,5 V
-1,5 V
-2,048 V
Gambar 2.9
Konversi input bipolar ADC MAX1202
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
15
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Misal tegangan input AC yang dibaca melanting dari nilai minimum –1,5 volt
hingga maksimum +1,5 volt. Maka data hasil konversinya adalah:
 Vmin = – 1,5 volt  Data = (– 1,5/2.048) x 2048  – 1500 atau A24 Hexa.
 Vmax = + 1,5 volt  Data = (1,5/2.048) x 2048  1500 atau 5DC Hexa.
b. Blok Sine Capturer
Sebelum diturunkan tegangannya oleh rangkaian voltage divider, keluaran
trafo stepdown harus melalui rangkaian penguat differential unity untuk
mengkopling/meneruskan sinyal AC-nya saja. Sebab sinyal dengan unsur DC
dari trafo sekunder dapat merusak komponen semikonduktor. Oleh
karenanya, rangkaian penguat differential unity dapat digambarkan
sebagai berikut:
T4
115V
6V
0V
0V
115V
6V
+12V
R90
10K
C100
470nF
R81
10K
NETRAL
R78
39K
0V
0V C101
BLOCK AVB 1,5/2/6
5
R82
10K
470nF
6
R87
10K
B
7
U21B
TL084N
11
1
2
4
LOAD_R
-12V
AGND
Gambar 2.10
Rangkaian Penguat Differential Unity Untuk Sine Capturer
Rangkaian tersebut menguatkan selisih (differential) sinyal AC dari kutub
6V dengan kutub 0V trafo stepdown sekunder sebesar 1 X (unity). Sehingga
dipilihlah nilai Ri dan Rf yang sama, yakni 10K. Resistor 39K adalah
resistansi terminasi yang dihitung dari penggunaan kapasitor kopling 470 nF
dan Rf/Ri 10K. Rangkaian diatas dikenal dengan rangkaian Sine Capturer.
c. Blok RMS-To-DC Converter
Selain disampling data amplitudonya, juga disampling data Root Mean
Square (akar rata-rata) dari sinyal sinusoidal tersebut menggunakan
rangkaian RMS-to-DC converter seperti yang ditunjukkan oleh gambar
rangkaian berikut ini:
16 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
AGND
+12V
C21
C39
R16
10K
AGND
2
10uF
COM
VIN
+VS
R22
3
CF
OUT
390 -12V
4
-VS
CAV
C9
C15
100nF
AD736JN
C24
33uF
+12V
7
6
5
100nF
R28
8
C36
100nF
R37
4
CC
1K
R29
1K
20K
2
3
R34
20K
A
11
U2
1
R40
1
U5A 5K6
TL084N
C51
10nF
CH0
AGND
-12V
AGND
10uF
Gambar 2.11
Rangkaian RMS-to-DC Converter
Rangkaian tersebut berfungsi untuk mendapatkan nilai RMS sekunder trafo
dengan skala 1:2000. Jadi tegangan jala-jala 220VAC akan dikonversi
menjadi 0.11VDC kemudian dikuatkan 20 kali menjadi 2.2 VDC.
Perhitungan analitiknya adalah sebagai berikut:
1. Tegangan trafo primer 220VAC diturunkan menjadi 6VAC.
2. IC AD736JN memiliki range input maksimum sebesar 200 mVAC.
3. Dengan range input sebesar 200mVAC, supaya dapat dibaca maka sinyal
masukan setidaknya dibagi dengan faktor 2.
4. Supaya linier maka diasumsikan 220VAC direpresentasikan oleh
110mVAC (1:2000). Sehingga sinyal dari trafo stepdown sekunder yang
masuk IC AD736JN dilewatkan ke rangkaian voltage divider dengan nilai
resistor Ri = 10K dan Ro = 390 ohm. Karena Vin = Vsec*0.5*390/(10K+390)
= 6*0.5*390/10390 = 0.113 Volt.
5. Error perhitungan = (0.113 – 0.11) / 0.11 * 100% = 2.73%.
d. Blok Zero Crossing Detector
Selain sistem pembacaan tegangan jala-jala, blok Akuisisi Data ini juga
memuat rangkian untuk mendeteksi zero crossing yang nantinya akan
digunakan oleh FPGA untuk mengunci frekuensi jala-jala melalui teknik
PLL. Rangkaian zero crossing ditunjukkan oleh skematik di bawah ini:
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
17
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
+3.3V
AGND
4
+12V
13
12
U5D
14
R46
C57
-12V 100nF
D4
BAT85
PLLR
10K
TL084N
11
RX
D
C56
AGND
100nF
AGND
D5
BAT85
AGND
Gambar 2.12
Rangkaian Zero Crossing
Rangkaian di atas adalah rangkaian non-inverting comparator. Comparator
berfungsi untuk mengubah sinyal sinus menjadi persegi. Saat sinyal sinus
masuk ke terminal RX, output mengikuti polaritasnya. Jika input ≥ 0 volt,
maka output = + Vsaturasi, sedangkan jika input < 0 volt, maka output = –
Vsaturasi, seperti yang ditunjukkan pada gambar berikut ini:
Gambar 2.13
Karakteristik Input-Output Rangkaian Zero Crossing Detector
18 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
e. Blok H-Bridge Driver Adapter
Persyaratan yang diperlukan sistem DVR pada sisi pendriver H-Bridge
adalah pada saat standby sisi Hi-side H-Bridge harus pada kondisi ON. Oleh
karena itu dibuatlah rangkaian dimana pada saat stanby (sinyal RUN = „1‟
atau 15 volt DC), semua Hi-side bernilai „1‟ atau 15 volt DC. Sedangkan
pada saat RUN = „0‟, maka Hi-side dan Lo-side saling berlawanan (invers).
Adapun rangkaian H-Bridge Adapter yang dibutuhkan adalah sebagai
berikut:
U11C
8
HI
10
9
HIN
CD4071BCN
RUN
U10C
5
6
8
U13C
10
LO
CD4069UBCN
9
LIN
CD4081BCN
Gambar 2.14
Rangkaian Digital H-Bridge Driver Adapter
Dimana tabel logikanya adalah sebagai berikut:
Tabel 2.2
Logika Rangkaian H-Bridge Driver
HI
LO
RUN
HIN
0
1
0
0
1
0
0
1
X
X
1
1
Adapter
LIN
1
0
0
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
19
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
f.
Blok H-Bridge Driver
Supaya komponen inti H-Bridge yakni MOSFET dapat bekerja, diperlukan
rangkaian pengemudi (driver). Adapun rangkaian driver untuk MOSFET
ditunjukkan pada gambar berikut ini:
D9
C67VDD
10uF
GND
U18
C68
9
10
100nF 11
12
GND
13
4
8
VDD
HIN
SD
LIN
VSS
NC
NC
UF4007
HO
VB
VS
NC
VCC
COM
LO
7
6
5
14
3
2
1
R66
10/2W
C84
C94
47uF
100nF
C85
100nF
IR2110
GATE_SL1
1
2
+ -
R67
10/2W
GATE_SH2
1
2
+ -
GND
Gambar 2.15
Rangkaian Driver MOSFET
20 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
2.5 Desain Rinci Hardware
2.5.1 Single Line Diagram
DVR BOARD
MOSFET
H-BRIDGE
FPGA
HMI
Gambar 2.16
Single Line Diagram DVR
Keterangan gambar di atas adalah sebagai berikut:
1. Catu daya utama sistem didistribusi oleh DVR BOARD, dengan perincian
sebagai berikut:
a. +15 Volt dan +5 Volt untuk MOSFET DRIVER.
b. +5 Volt untuk FPGA.
c. +12 Volt, +5 Volt, -5 Volt dan -12 Volt digunakan untuk Data
Acquisition.
2. Sinyal input berupa tegangan sinus sumber, sinus beban dan RMS beban
tiap fasa dan frekuensi jala-jala dikirim dari Data Acquisition menuju
FPGA setelah dikonversi ADC.
3. Data digital berupa data tegangan sumber, tegangan beban dan tegangan
pengkompensasi yang diolah di FPGA dikirim ke HMI untuk ditampilkan.
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
21
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
4. HMI mengirim tegangan keluaran referensi yang diinginkan user.
5. Sinyal PWM dari FPGA dikembalikan ke BOARD DVR dibagian H-Bridge
Driver.
6. Sinyal H-Bridge Driver di BOARD DVR digunakan untuk men-drive MOSFET
H-BRIDGE.
2.5.2 Rangkaian Skematik
U11A
1
VDD
T4
115V
3
VOP
AGND
+12V
C21
+12V
6
B
5
R82
10K
470nF
R87
10K
U2
1
R16
7
U21B 10K
TL084N
AGND
-12V
T1
115V
6V
0V
0V
115V
6V
AGND
GRID_R
+12V
R4
10K
R1
39K
2
A
3
R5
10K
0V
0V
BLOCK AVB 1,5/2/6 C2
470nF
COM
VIN
+VS
100nF
R28
8
+12V
7
C36
100nF
6
1K
R10
10K
1
U1A 75K
TL084N
R23 C12
10K 10nF
R34
20K
1
2
3
4
5
6
7
8
12
11
C27
20
CH0
VDD
CH1
CH2
DIN
CH3
CH4
SCLK
CH5
DOUT
CH6
SSTRB
CH7
REFADJ SHDN
REF
CS
GND
VSS
VL
19
15
16
GND
LR
C99
100nF
100
R79
39K
+3.3V
C
R88
10K
R18
8
U21C 10K
TL084N
AGND
-12V
AGND
R14
10K
C3
470nF
NETRAL
R6
10K
R2
39K
OUT
-VS
CAV
+12V
7
6
B
R11
10K
R19
7
U1B 75K
TL084N
C37
100nF
6
1K
CD4069UBCN
AGND
AGND
-12V
HS
100
+3.3V
6V
0V
0V
5
AGND
AGND
12
R86
10K
0V
0V
BLOCK AVB 1,5/2/6 C105
470nF
T2
115V
6V
D
R89
10K
GND
18
14 R20
U21D 10K
TL084N
AGND
-12V
AGND
6V
R15
10K
C5
470nF
R8
10K
R3
39K
0V
0V
BLOCK AVB 1,5/2/6 C6
470nF
CF
OUT
-VS
CAV
C
R12
10K
R21
8
U1C 75K
TL084N
100
3
R27 C14
10K 10nF
AGND
A
13
PLLT
SX
AGND
D15
BAT85
AGND
4
AGND
12
IN
OUT
ADJ
D
U1D
14
R93
1
CH2
SD
C60
1uF/Tant
AGND
100
2
UF4007
VDD
HIN
SD
LIN
13
4
8
GND
HO
VB
VS
NC
VCC
COM
LO
VSS
NC
NC
7
6
5
11
10
5
U14B
+ GND -
4
R57
4K7
HT
CD4069UBCN
2
-12V
LM337T 1N4001
3
IN
OUT
ADJ
R49
120
R51
100
OPT6
TLP550
10/2W
1
2
NC
VCC
COM
LO
VSS
NC
NC
7
6
5
R68
10/2W
C86
C95
47uF
100nF
14
3
2
1
C87
100nF
IR2110
GATE_TH1
1
2
+ -
R69
10/2W
6
GATE_TL2
1
2
+ -
GND
GND
VDD
-VCC
AGND
3
LT
100
CD4071BCN
U10F
OPT7
TLP550
13
GND
12
8
U14C
GND
13
4
8
HO
VB
VS
NC
VCC
COM
LO
VSS
NC
NC
10
9
UF4007
VDD
HIN
SD
LIN
7
6
5
VOP
+3.3V
R77
100
VDD
GND
C74
100nF
CD4071BCN
U14D
12
C75
100nF
C76
100nF
11
13
OPT8
TLP550
CD4081BCN
GND
ARDE
Gambar 2.17
Rangkaian Skematik DVR
22 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
GATE_TL1
1
2
+ -
R71
10/2W
GATE_TH2
1
2
+ -
GND
13
R59
4K7
RUN
C89
100nF
IR2110
11
GND
10/2W
U12D
12
VDD
R70
C88
C96
47uF
100nF
14
3
2
1
CD4081BCN
U7 LM7805CT VDD
POWER2
1
OUT
IN
1
2
GND
C58
15 GND
470uF
O4
Socket
9
10
100nF 11
12
9
+3.3V
R76
U20
C72
10
R58
4K7
D11
C71VDD
10uF
GND
U12C
8
VOP
C61
1uF/Tant
360
D12
BAT85
Socket
HO
VB
VS
CD4081BCN
CD4069UBCN
Socket
R67
GATE_SH2
+3.3V
R75
U9
VOP
Socket
1
2
+ -
D3
+3.3V
O3
C85
100nF
GATE_SL1
-12V
ST
O2
10/2W
UF4007
VDD
HIN
SD
LIN
13
4
8
U10E
VDD
1
2
3
C47
100nF
O1
9
10
100nF 11
12
GND
VOP
10
14
U19
C70
6
CD4071BCN
AGND
CT
QT
18
1
2
D10
C69VDD
10uF
GND
4
GND
POWER1
C54
470uF
C50
100nF
19
15
16
R66
C84
C94
47uF
100nF
14
3
2
1
IR2110
U12B
5
OPT5
TLP550
C35
-VCC
100nF
AGND
U14A
DT
AGND
D13
BAT85
1
+3.3V
R74
+12V
AGND
C55
470uF
4.7uF
VCC
R48
120
R50
PLLS
10K
TL084N
9
10
100nF 11
12
AGND
C44
17
GATE_SL2
GND
360
AGND
C8
-12V 100nF
1N4001
2
2
U21A
R94
1
10K
TL084N
C107
-12V 100nF
D14
BAT85
3
+12V
8
U5C 5K6
TL084N
C53
10nF
20
10/2W
+ -
R42
VCC
CH0
VDD
CH1
CH2
DIN
CH3
CH4
SCLK
CH5
DOUT
CH6
SSTRB
CH7
REFADJ SHDN
REF
CS
GND
VSS
VL
C32
13
4.7uF
9
C29
4.7uF MAX1202
+3.3V
C7
AGND
100nF
8
U18
C68
CD4081BCN
AGND
1
2
3
4
5
6
7
8
12
11
+12V
C106
AGND
100nF
11
3
R36
20K
R65
D9
C67VDD
10uF
GND
CD4071BCN
GND
CD4069UBCN
R39
C
10
ADC3
C20
10nF
11
4
2
R33
1K
5
1
2
+ -
VOP
20K
9
10uF
AGND
TX
1K
C83
100nF
GATE_SH1
11
2
OPT4
TLP550
D2
AGND
-12V
AGND
100nF
10/2W
CD4081BCN
+3.3V
-12V
AGND
+3.3V
C38
100nF
6
VSS
NC
NC
R64
C82
C93
47uF
100nF
14
3
2
1
+ -
3
C26
R98 C109
10K 10nF
AGND
+12V
7
NC
VCC
COM
LO
7
6
5
VDD
R32
+12V
1
2
GND
R56
2K2
8
HO
VB
VS
IR2110
U12A
1
9
AD736JN
CH2
9
10
R9
10K
+VS
TX
4
0V
11
0V
115V
VIN
33uF
75K
+12V
1
2
R26
3
390 -12V
4
C17
C11
100nF
R95
GRID_T
NETRAL
2
COM
10/2W
CD4071BCN
U13D
12
+3.3V
R73
SS
14
13
4
8
GND
U10D
+12V
CC
R63
GATE_RH2
13
LS
4
1
U13C
UF4007
VDD
HIN
SD
LIN
9
VDD
AGND
1
R80
39K
13
1
2
+ -
13
10
11
R85
10K
4
C104
470nF
11
6V
C81
100nF
GATE_RL1
11
CS
QS
U8 LM317T
115V
9
10
100nF 11
12
10
R55
4K7
C41
10uF
10/2W
D8
U17
C66
CD4081BCN
U11D
12
VOP
AGND
NETRAL
8
CD4069UBCN
DT
CT
QT
ST
+3.3V
AGND
U4
6
AGND
DS
19
15
16
C23
R92
10K
VSS
NC
NC
R62
C80
C92
47uF
100nF
14
3
2
1
C65VDD
10uF
GND
10
C49
100nF
17
U11C
8
CD4071BCN
C46
100nF
+12V
1
2
NC
VCC
COM
LO
7
6
5
+ -
U10C
1
2
3
4
5
6
7
8
9 10
11 12
AGND
LOAD_T
UF4007
HO
VB
VS
IR2110
GND
C34
-VCC
100nF
T6
115V
13
4
8
GND
9
OPT3
TLP550
Header 6X2
4.7uF
20
CH0
VDD
CH1
CH2
DIN
CH3
CH4
SCLK
CH5
DOUT
CH6
SSTRB
CH7
REFADJ SHDN
REF
CS
GND
VSS
VL
C31
13
4.7uF
9
C28
4.7uF MAX1202
C19
10nF
U13B
CD4081BCN
+3.3V
R72
J1
DS
CS
QS
SS
+3.3V
C43
VCC
ADC2
AGND
1
2
VOP
PLLR
PLLS
PLLT
AGND
CH1
-12V
AGND
GATE_RL2
VDD
AGND
AGND
10uF
R25 C13
10K 10nF
10/2W
GND
Header 6X2
R41
7
U5B 5K6
TL084N
C52
10nF
B
5
R35
20K
AGND
1
2
3
4
5
6
7
8
12
11
5
6
1
2
3
4
5
6
7
8
9 10
11 12
R38
C25
R97 C108
10K 10nF
4
R54
4K7
20K
6
R31
1K
5
CH1
5
R7
10K
0V
0V
BLOCK AVB 1,5/2/6 C4
470nF
+VS
CF
100nF
R30
8
SX
4
6V
11
0V
COM
VIN
33uF
75K
+12V
0V
CC
R61
Header 6X2
+12V
10uF
C73
U16
9
VDD
10
HIN
100nF 11
SD
12
LIN
GND
HT
LT
RUN
SD
+3.3V
AGND
DR
CR
QR
SR
+3.3V
AD736JN
R47
GRID_S
115V
2
R24
3
390 -12V
4
C16
C10
100nF
1
2
+ -
D7
C64VDD
10uF
GND
4
CD4071BCN
3
1
2
3
4
5
6
7
8
9 10
11 12
4
4
9
10
R84
10K
0V
0V
BLOCK AVB 1,5/2/6 C103
470nF
T3
115V
6V
U3
1
U11B
5
6
OPT2
TLP550
4
HR
LR
HS
LS
+3.3V
SR
14
11
NETRAL
R83
10K
C79
100nF
GATE_RH1
VOP
+3.3V
R44
J3
18
C40
11
C102
470nF
10/2W
+ -
ARDE
AGND
6V
VSS
NC
NC
R60
C78
C91
47uF
100nF
14
3
2
1
IR2110
U10B
CR
QR
10
C22
115V
NC
VCC
COM
LO
7
6
5
VDD
C98
100nF
C97
100nF
DR
C45
100nF
+12V
1
2
AGND
J2
R91
10K
GND
2
UF4007
HO
VB
VS
GND
AGND
0V
13
4
8
CD4081BCN
AGND
0V
U13A
3
GND
R53
4K7
AGND
C48
100nF
17
6V
LOAD_S
1
VDD
HIN
SD
LIN
PLLR
AGND
C33
-VCC
100nF
1
2
OPT1
TLP550
9
10
100nF 11
12
D5
BAT85
AGND
4.7uF
VCC
4.7uF MAX1202
T5
115V
U10A
CD4069UBCN
1
2
D4
BAT85
R46
10K
TL084N
C57
-12V 100nF
AGND
C30
13
4.7uF
9
C18
10nF
U5D
14
D
12
RX
100
C42
-12V
AGND
C56
AGND
100nF
13
CH0
+3.3V
R43
U15
C63
CD4071BCN
-12V
AGND
AGND
AGND
R40
1
U5A 5K6
TL084N
C51
10nF
A
3
AGND
CH0
AGND
R17
R37
20K
2
R29
1K
5
RX
4
C1
470nF
NETRAL
10uF
CC
ADC1
11
1
2
R13
10K
2
R22
3
CF
OUT
390 -12V
4
-VS
CAV
C9
C15
100nF
AD736JN
C24
33uF
R45
10uF
75K
R96 C59
10K 10nF
4
R81
10K
R78
39K
0V
0V C101
BLOCK AVB 1,5/2/6
HR
+12V
11
C100
6V 470nF
115V
NETRAL
+3.3V
C39
4
R90
10K
4
1
2
0V
11
0V
11
LOAD_R
D6
C62VDD
10uF
GND
2
R52
4K7
6V
GND
C77
100nF
C90
100nF
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
2.5.3 Printed Circuit Board (PCB) Dinamic Voltage Restorer (DVR)
Gambar 2.18
Printed Circuit Board DVR
2.6 Desain Konseptual Firmware
Firmware merupakan sekumpulan kode program yang digunakan untuk
mengaktifkan perangkat terprogram seperti mikroprosesor, mikrokontroler,
DSP maupun FPGA supaya berfungsi sebagaimana kebutuhan desain dan
spesifikasi yang diharapkan. Gambar di bawah ini menjelaskan konsep
firmware dari FPGA sebagai pengendali DVR.
Keterangan untuk gambar di atas adalah sebagai berikut:
1. ADPLL berfungsi untuk mensinkronisasi antara frekuensi pengkompensasi
dengan frekuensi sumber. ADPLL mampu mengatasi kegagalan dua dari
tiga referensi frekuensi. ADPLL menyediakan informasi pergeseran fasa
dan sumber frekuensi switching.
2. SOURCE SINE DATA ACQUISITION berfungsi untuk mengakuisisi sinyal
analog jala-jala sumber untuk selanjutnya diolah dibagian
pengkompensasi Sag/Swell.
3. LOAD SINE DATA ACQUISITION berfungsi untuk menyediakan informasi
kondisi kualitas tegangan beban.
4. SOURCE RMS DATA ACQUISITION berfungsi untuk menyediakan informasi
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
23
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
selisih/error dengan referensi supaya proses pengkompensasiannya
tepat dan akurat.
SINE LUT
Freq R
Freq S
ADPLL
COSINE LUT
SOURCE SINE DATA
ACQUISISTION
DQ TRANSFORM
LOAD SINE DATA
ACQUISISTION
HMI
LOAD RMS DATA
ACQUISISTION
OUTPUT VOTER
Freq T
Vs R
Vs S
NORMALIZER
INVERS
DQ TRANSFORM
TRIANGLE
GENERATOR
EXECUTOR
GAIN
MULTIPLIER
SIGNED
COMPARATOR
FUZZY LOGIC
CONTROLLER
DEAD-TIME
COMPENSATOR
Vs T
Vo R
Vo S
Vo T
VR’
VS’
VT’
Gambar 2.19
Konsep Firmware DVR
5. SINE LUT berfungsi menyediakan informasi amplitudo gelombang sinus
sesuai pergeseran fasa untuk dijadikan koefisien pengali DQ dan Invers
DQ Transform.
6. COSINE LUT berfungsi menyediakan informasi amplitudo gelombang
cosinus sesuai pergeseran fasa untuk dijadikan koefisien pengali DQ dan
Invers DQ Transform.
7. DQ TRANSFORM merupakan pentransformasi besaran tiga fasa menjadi
VD-VQ dan berfungsi untuk mempermudah pengendalian tegangan tiga
fasa sekaligus melalui dua parameter.
8. HMI adalah port komunikasi antara sistem kendali dengan sistem
monitoring.
9. OUTPUT VOTER berfungsi untuk memilih kondisi RMS tegangan beban
yang paling fit untuk dijadikan sebagai referensi error output.
10. NORMALIZER berfungsi untuk mengambil sinyal error VD dan VQ dari DQ
Transform.
11. EXECUTOR berfungsi sebagai pengendali kapan sistem harus
mengkompensasi dengan mendeteksi kondisi VD.
12. INVERS DQ TRANSFORM merupakan pentransformasi VD-VQ menjadi
besaran tiga fasa.
13. GAIN MULTIPLIER berfungsi untuk memperkuat sinyal tiga fasa dari
Invers DQ Transform sebelum dijadikan referensi pembangkit gelombang
PWM pen-drive H-Bridge.
24 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
14. FUZZY LOGIC CONTROLLER berfungsi untuk mengendalikan Gain
Multiplier secara fuzzy melalui proses pengolahan sinyal error tegangan
RMS output.
15. TRIANGLE Generator berfungsi untuk membangkitkan sinyal segitiga
sebagai frekuensi referensi pensaklaran H-Bridge.
16. SIGNED COMPARATOR berfungsi untuk menandingkan data dari
pembangkit segitiga dengan referensi dari blok pengkompensasi untuk
menghasilkan gelombang PWM yang dibutuhkan untuk men-drive HBridge.
17. DEAD-TIME COMPENSATOR berfungsi sebagai pengaman proses transisi
pensaklaran H-Bridge supaya tidak terjadi hubung singkat pada
komponen MOSFET/IGBT.
2.7 Perhitungan Analitik Desain Firmware
2.7.1 DQ-Transform dan Invers DQ-Transform Untuk FPGA
Hal yang terpenting dalam merancang DVR adalah algoritma untuk
menentukan keluaran, yakni tegangan peninjeksi jala-jala 3 fasa. Algoritma
yang digunakan tidak lain adalah DQ-Transform dan Invers DQ-Transform. DQTransform adalah formula untuk mengubah/mengtransformasi besaran
tegangan 3 fasa menjadi besaran koordinat 2 dimensi D dan Q. Sedangkan
Invers DQ-Transform digunakan untuk mengubah besaran koordinat 2 dimensi D
dan Q menjadi besaran tegangan 3 fasa. Adapun formula (setelah
disederhanakan untuk pemrograman FPGA) untuk DQ-Transform adalah:
Vd = 2/3 x [Vr sin θ + Vs sin (θ – 120°) + Vt sin (θ + 120°)]
Vq = 2/3 x [Vr cos θ + Vs cos (θ – 120°) + Vt cos (θ + 120°)]
V0 = 1/3 x [Vr + Vs + Vt]
Sedangkan formula (setelah disederhanakan untuk pemrograman FPGA)
untuk Invers DQ-Transform adalah:
Vr = Vd sin θ + Vq cos θ + V0
Vs = Vd sin (θ – 120°) + Vq cos (θ – 120°) + V0
Vt = Vd sin (θ + 120°) + Vq cos (θ + 120°) + V0
Dimana:
Vr = tegangan fasa R pada fasa θ
Vs = tegangan fasa S pada fasa (θ – 120°)
Vt = tegangan fasa T pada fasa (θ + 120°)
Vd = koordinat D (amplitudo maksimum) dari tegangan Vr, Vs dan Vt
Vq = koordinat Q (pergeseran fasa) dari fasa Vr, Vs, dan Vt, normalnya
sama dengan 0 (nol).
V0 = tegangan offset dimana nilainya harus 0 (nol).
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
25
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Algoritma DQ-Transform digunakan untuk mencari nilai kesalahan (error)
tegangan maksimum jala-jala PLN yang diakibatkan adanya SAG (kedip)
maupun SWELL (lonjakan) tegangan pada sisi beban. Kemudian nilai error
tersebut digunakan untuk membangkitkan tegangan peninjeksi melalui
algoritma Invers DQ-Transform.
Contoh hasil simulasi komputasi numerik, jika tegangan sumber
mengalami sag/swell seperti gambar yang ditunjukkan dalam Gambar 2.20.
300
200
100
VR Input
VS Input
1
27
53
79
105
131
157
183
209
235
261
287
313
339
0
VT Input
-100
-200
-300
Gambar 2.20
Input Jala-jala Yang Mengalami Sag/Swell
Kemudian ketiga sinyal tersebut ditransformasikan menjadi seperti
ditunjukkan gambar 2.21,
26 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
250
200
150
VD
100
VQ
V0
50
1
24
47
70
93
116
139
162
185
208
231
254
277
300
323
346
0
-50
Gambar 2.21
Keluaran DQ-Transform
Ketiga sinyal tersebut kemudian dinormalisasi. Nilai Vd, Vq dan V0
dikembalikan ke nilai semestinya sehingga didapat tegangan error yang diInvers DQ-Transform menjadi seperti berikut ini:
25
20
15
10
VR Inject
0
VS Inject
-5
1
27
53
79
105
131
157
183
209
235
261
287
313
339
5
VT Inject
-10
-15
-20
-25
Gambar 2.22
Keluaran Invers DQ-Transform
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
27
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Jika grafik pada gambar 2.17 dijumlahkan dengan grafik gambar 2.19
hasilnya adalah sinyal jala-jala normal seperti yang ditunjukkan oleh gambar
berikut ini:
250
200
150
100
VR Output
0
VS Output
-50
1
27
53
79
105
131
157
183
209
235
261
287
313
339
50
VT Output
-100
-150
-200
-250
Gambar 2.23
Tegangan Yang Telah Diperbaiki
Teknik memanipulasi data sangat diperlukan agar memudahkan
pemrograman FPGA dalam menyederhanakan perhitungan pecahan (floating
point). Misal pecahan 2/3 atau 0,667 dapat diganti dengan pecahan 683/1024
dengan kesalahan perhitungan 0,05%. Artinya data dikalikan 683 dulu
kemudian dibagi 1024. Mengapa dibagi 1024? Karena dalam sistem biner fixed
point 2N tidak mengenal pecahan. Supaya nilainya mendekati pecahan tersebut
maka data tersebut harus dibagi oleh bilangan penyebut berkelipatan 2 N.
Semakin besar penyebut maka kesalahan/error semakin kecil, namun akan
memakan resource FPGA yang banyak. Makanya dipilihlah penyebut 1024 atau
210 dalam membuat pecahan 2/3 dan 2048 atau 211 dalam membuat nilai
pecahan 1/3 (≈ 683/2048). Supaya makin mempermudah, sebaiknya dibuat
sama per 2048 (2/3 ≈ 1366/2048 dan 1/3 ≈ 683/2048).
FPGA memiliki Sine-Cosine Look Up Table built-in, dimana inputnya
adalah sudut fasa dan outputnya adalah bilangan integer. Masukan sudut fasa
juga berupa bilangan integer, namun dalam nilai per 2N radian. Jadi tidak
dimungkinkan untuk membuat counter sudut fasa dari 0 hingga 359. Supaya
cukup presisi, resolusi yang biasa digunakan adalah 2 10 atau dari 0 hingga 1023.
Jika notasi sudut θ dalam derajat kita analogikan menjadi Θ dalam integer
radian, maka (θ – 120°) menjadi (Θ + 682) dan (θ + 120°) menjadi (Θ + 341).
Karena nilai 683 per 1024 sama dengan overlap sudut 240° atau (θ – 120°),
sedangkan nilai 341 per 1024 sama dengan overlap sudut 120° atau (θ + 120°).
28 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Output
Max
0
π/2
π
3π/2
2π
Θ rad
Min
Gambar 2.24
Grafik Sine-Cosine Look Up Table
Keluaran max-min Sine-Cosine Look Up Table menganut sistem 2N bipolar
2‟s complement. Artinya misal keluarannya menggunakan resolusi 12-bit
SIGNED, maka nilai minimumnya adalah – 2048 dan nilai maksimumnya adalah
+ 2047 dalam per 2048 (satu putaran). Sehingga rumus DQ-Transformnya
disesuaikan menjadi:
 DQ-Transform:
Vd = 1366 x [(Vr x S-LUT(Θ)) + (Vs x S-LUT(Θ + 683)) + (Vt x S-LUT(Θ + 341))].
Vq = 1366 x [(Vr x C-LUT(Θ)) + (Vs x C-LUT(Θ + 683)) + (Vt x C-LUT(Θ + 341))].
V0 = 683 x [Vr + Vs + Vt].
 Invers DQ-Transform:
Vr = 1/2048 x [(Vr x S-LUT(Θ)) + (Vr x C-LUT(Θ)) + V0].
Vs = 1/2048 x [(Vs x S-LUT(Θ + 683)) + (Vs x C-LUT(Θ + 683)) + V0].
Vt = 1/2048 x [(Vt x S-LUT(Θ + 341)) + (Vt x C-LUT(Θ + 341)) + V0].
Dimana:
 Vr = tegangan fasa R
 Vs = tegangan fasa S
 Vt = tegangan fasa T
 S-LUT = Sine Look Up Table
 C-LUT = Cosine Look Up Table
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
29
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
2.7.2 Frekuensi Switching (Triangle Generator)
Salah satu bagian yang terpenting dalam pemrograman FPGA, untuk
menghasilkan sinyal Pulse Width Modulation (PWM) yang digunakan untuk mendrive H-Bridge IGBT/MOSFET Driver adalah bagian Triangle Wave Generator.
Generator ini berfungsi untuk menghasilkan data round up-down counter
dimana keluaran permulaan counter dimulai dari nilai 0 kemudian naik hingga
maksimum kemudian turun kembali ke 0 lalu turun lagi hingga minimum
kemudian naik menuju nilai 0 lagi.
Output
Max
0
π/2
π
3π/2
2π
Θ rad
Min
Gambar 2.25
Keluaran Triangle Wave Generator
Frekuensi generator Triangle Wave yang dibangkitkan harus sinkron
dengan kelipatan frekuensi yang dibangkitkan ADPLL (nilai DCO) dan
periodenya merupakan kelipatan dari nilai sudut fasa yang dihasilkan ADPLL.
Sulit bagi FPGA untuk mengikuti kaidah fTRI = 3(2n+1) x fGRID dimana n > 10.
Menurut sebagian besar literatur elektronika daya rumus tersebut bertujuan
untuk menghilangkan noise akibat harmonisa bilangan ganjil diatas frekuensi
utamanya. Karena tegangan penginjeksi ini nantinya hanya digunakan sesaat,
maka kaidah tersebut boleh diabaikan.
Karena diupayakan harus sinkron, maka cara menentukan frekuensi
counter Triangle Wave adalah sebagai berikut:
a. Menentukan Ma (Amplitudo Index) dimana harus dibawah 1,0. Ma adalah
hasil bagi nilai data yang dikonversi ADC dibagi nilai maksimum resolusi data
ADC. Misal jika pada perhitungan ADC MAX1202 menangkap peak tegangan
jala-jala PLN serta dikalikan faktor penguat Fuzzy Logic nilai max-min-nya
adalah dari – 3111 hingga + 3111, maka nilai max-min resolusi Triangle
Wave-nya adalah dari – 4096 hingga + 4095 (13-bit signed). Nilai Ma yang
didapat adalah 3111 / 4096 = 0,759 (nilai yang cukup bagus karena < 1,0).
30 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
b. Mencari nilai Mf (Frequency Index) yang sesuai untuk menetukan frekuensi
switching (fSW). Frekuensi switching yang digunakan adalah 25600 Hz.
Supaya sinkron, sumber frekuensi switching harus mengambil dari blok
ADPLL. Sumber clock yang sinkron dengan PLL yang kecepatannya diatas
frekuensi switching adalah clock keluaran Increment/Decrement Circuit.
Kecepatannya sama dengan 256 kali kecepatan switching. Satu fasa
gelombang segitiga memiliki 4 kuadran, yakni: ramp naik hingga max
amplitudo, ramp turun hingga 0, ramp turun hingga min amplitudo, serta
ramp naik hingga 0. Sehingga dapat dihitung amplitudo maksimum counter
adalah 256 / 4 = 64. Namun, agar dapat dikomparasi dengan data referensi
kompensator yang memiliki amplitudo maximun 3111 poin (dari 220V * √2 *
konversi ADC), maka amplitudo gelombang segitiga memiliki amplitudo
maksimum diatas referensi komparator dan merupakan kelipatan 64.
Dipilihlah faktor pengali 50 supaya pada saat amplitudo counter mencapai
maksimum sama dengan 64 x 50 = 3200 (3200 > amplitudo maksimum
referensi kompensator).
2.7.3 Sampling Rate
Sampling ADC diperlukan untuk mengakuisisi data sinusoidal tegangan
jala-jala. Besar frekuensi pencuplikan (sampling) adalah sama dengan
frekuensi switching. Yakni 25600 sampling per detik atau 25600 sampling per
50 periode tegangan jala-jala. Sehingga satu periode sinusnya disampling
sebanyak 25600/50 = 512 sample. Oleh karena itu, maka pergeseran fasa
dibuat 512 step atau resolusinya sama dengan 2Π/512 = Π/256.
2.7.4 Frekuensi PLL
Karena menggunakan sampling 512 kali, maka supaya aman error phasenya pembagi N-Counter dibuat jauh lebih tinggi dengan kelipatan sampling.
Dipilihlah N-Counter dengan resolusi 65536 (16-bit). Sehingga design
requirements untuk ADPLL DVR adalah sebagai berikut:
 System clock = 50 MHz
 Grid frequency = 50 Hz
 N-Counter Divider = 16 bit = 65536
 Increment/Decrement Circuit factor = 4
Maka frekuensi yang dibutuhkan
Increment/Decrement Circuit adalah:
untuk
blok
K-Modulo
dan
fPLL = Grid Freq X N-Counter X I/D Factor
= 50 X 65536 X 4
= 13107200 Hz
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
31
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Sehingga membutuhkan pembagi clock system sebesar: 50 Mhz /
3337
13107200 = 3,8147 atau 3 4096 . Artinya Clock 50 MHz dibagi 4 sebanyak 3337
kali dan dibagi 3 sebanyak 759 kali.
2.8 Desain Rinci Firmware
Gambar 2.26
Firmware FPGA Untuk DVR
Desain firmware FPGA terbagi menjadi sebagai berikut:
1. PLL berfungsi untuk mensinkronisasi antara frekuensi pengkompensasi
dengan frekuensi sumber. PLL mampu mengatasi kegagalan dua dari tiga
referensi frekuensi. ADPLL menyediakan informasi pergeseran fasa dan
sumber frekuensi switching.
2. MAX1202 berfungsi untuk:
1. Mengakuisisi sinyal analog jala-jala sumber untuk selanjutnya diolah
dibagian pengkompensasi Sag/Swell.
2. Menyediakan informasi kondisi kualitas tegangan beban.
3. Menyediakan informasi selisih/error dengan referensi supaya proses
pengkompensasiannya tepat dan akurat.
d. SINCOS berfungsi menyediakan informasi amplitudo gelombang sinus dan
cosinus sesuai pergeseran fasa untuk dijadikan koefisien pengali DQ dan
Invers DQ Transform.
e. DQ TRANSFORM merupakan pentransformasi besaran tiga fasa menjadi VDVQ dan berfungsi untuk mempermudah pengendalian tegangan tiga fasa
32 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
sekaligus melalui dua parameter.
f. IMPULSER adalah penanda proses akuisisi data telah selesai dilakukan dan
data siap diproses ke tahap selanjutnya.
g. VOTER berfungsi untuk memilih kondisi RMS tegangan beban yang paling fit
untuk dijadikan sebagai referensi error output.
h. NORMALIZER berfungsi untuk mengambil sinyal error VD dan VQ dari DQ
Transform.
i. EXECUTOR
berfungsi
sebagai
pengendali
kapan
sistem
harus
mengkompensasi dengan mendeteksi kondisi VD.
j. INVERS DQ TRANSFORM merupakan pentransformasi VD-VQ menjadi besaran
tiga fasa.
k. TRIGEN Generator berfungsi untuk membangkitkan sinyal segitiga sebagai
frekuensi referensi pensaklaran H-Bridge.
l. SMCOMP_10BIT berfungsi untuk menandingkan data dari pembangkit
segitiga dengan referensi dari blok pengkompensasi untuk menghasilkan
gelombang PWM yang dibutuhkan untuk men-drive H-Bridge.
m. DEAD-TIME berfungsi sebagai pengaman proses transisi pensaklaran H-Bridge
supaya tidak terjadi hubung singkat pada komponen MOSFET/IGBT.
n. POR atau Power On Reset berfungsi untuk melakukan reset seluruh sistem
sesaat setelah FPGA running.
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
33
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
2.9 Desain Konseptual Mekanikal
Mekanik DVR terdiri dari dua cubicle. Pertama cubicle untuk sistem DVR
yang mengintegrasi kontrol DVR, HMI, panel instrument, rectifier, power
management, inverter, filter dan injector transformer. Sedangkan cubicle
kedua digunakan untuk rak Electrolytic Double Layer Capacitor (EDLC).
Gambar desainnya adalah sebagai berikut:
Gambar 2.27
Desain Konsep Mekanikal DVR
2.10 Spesifikasi Prototip DVR
Berdasarkan requirements (persyaratan) dan dari hasil konsep desain
serta desain rinci, akhirnya diputuskan untuk menetapkan spesifikasi prototip
DVR yang didesain sebagai berikut:
1. Power Line
10 kWatt, 220V/380V 3-phase, 50 Hz.
2. Energy Storage
Electrolytic Double Layer Capacitor 11 Farad/520 V.
3. AC Compensator
3-phase Inverter with injection transformer 10
kWatt/220 V.
4. Switching Devices H-Bridge MOSFET 600 V/30 A.
34 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
5.
6.
7.
8.
9.
10.
11.
Output Filter
Main Controller
HMI
Compensation
Dimmension
Weight
Consumption
L-C series.
Filed Programmable Gate Array (FPGA).
Touchscreen LCD.
50 cycle (1 second) max.
Cubicle I & II : 80 cm (L) x 60 cm (W) x 160 cm (H).
300 kgs.
200 Watt.
2.11 Sistem Penguji DVR
Untuk menguji sekaligus memverifikasi apakah prototip DVR tersebut
sudah bekerja sesuai persyaratan perancangan yang diharapkan atau belum
adalah dengan membuat perangkat yang dapat membangkitkan sag/swell
tegangan pada saluran ajala-jala yang disebut Voltage Sag/Swell Generator
(VSG).
VSG digunakan untuk mendapatkan informasi performa DVR yang didesain
dengan cara mengalirkan tegangan atau arus yang dikondisikan seakan-akan
mengalami gangguan selama beberapa milidetik ke dalam saluran jala-jala.
2.11.1 Struktur Dasar Dan Konfigurasi VSG
Struktur dasar dari Voltage Sag Generator (VSG) adalah seperti yang
ditampilkan pada Gambar 2.28 dan keterangan gambar sebagai berikut:
1. Voltage Conditioner: Digunakan untuk menurunkan (SAG) maupun
menaikkan (SWELL) tegangan masukan. Jenis voltage conditioner yang
digunakan adalah Autotransformer.
2. Selector Switch (SW): Adalah saklar pemilih yang digunakan untuk memilih
masukan normal atau masukan yang mengalami SAG/SWELL. Saklar yang
digunakan adalah yang berjenis elektronik yakni Solid-State Relay (SSR).
3. Controller: Sistem kendali yang berfungsi untuk mengubah keluaran dari
yang normal menjadi keluaran yang mengalami SAG/SWELL untuk jangka
waktu tertentu yang dapat diatur durasinya. Perangkat kendali yang
digunakan adalah Mikrokontroler.
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
35
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
SW1
Phase-R
Voltage Conditioner
1
SW2
Phase-S
Voltage Conditioner
2
SW3
Phase-T
Voltage Conditioner
3
Controller
Gambar 2.28
Single Line Diagram VSG
Cara kerjanya adalah sebagai berikut:
1. Masukan sumber jala-jala dicabang dua, yang satu di-bypass dan yang
lainnya melalui suatu conditioner.
2. Saklar pemilih SW digunakan untuk memilih masukan yang normal atau
terkondisikan untuk dikeluarkan ke terminal output.
3. Saklar pemilih SW awal mulanya pada posisi bypass. Kemudian SW digeser
kearah masukan yang melalui conditioner dalam jangka waktu tertentu.
Setelah melalui waktu yang ditentukan, saklar dikembalikan ke posisi awal
(bypass).
36 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Sedangkan konfigurasi sistem kendali untuk penguji DVR yang telah
ditetapkan adalah sebagai berikut:
Tombol Sag All
Tombol Sag R
LCD
Display
Tombol Sag S
Tombol Sag T
Microcontroller
Tombol Select
SSR
1–6
Tombol Up
Tombol Down
Gambar 2.29
Sistem Kendali VSG
Keterangan gambar di atas:
1. Tombol SAG ALL digunakan untuk melakukan SAG/SWELL effect pada
semua fasa (RST).
2. Tombol SAG R digunakan untuk melakukan SAG/SWELL effect pada fasa R.
3. Tombol SAG S digunakan untuk melakukan SAG/SWELL effect pada fasa S.
4. Tombol SAG T digunakan untuk melakukan SAG/SWELL effect pada fasa T.
5. Tombol SELECT digunakan untuk mengaktifkan perubahan durasi
SAG/SWELL.
6. Tombol UP digunakan untuk menaikkan durasi SAG/SWELL.
7. Tombol DOWN digunakan untuk menurunkan durasi SAG/SWELL.
8. Liquid Crystal Display (LCD) digunakan untuk menampilkan lama durasi
yang disetel dan indikator terjadinya SAG/SWELL.
9. Solid-State Relay (SSR) 1-6 digunakan sebagai saklar pemilih elektronik
untuk mem-bypass sumber maupun memberi tegangan yang dikondisikan
ke dalam saluran.
2.11.2 Perangkat Pengendali VSG
Microcontroller yang digunakan
ATMega8535 dari ATMEL
sebagai
pengendali
VSG
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
adalah
37
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Gambar 2.30
Microcontroller ATMEL ATMega8535
Gambar 2.31
Modul Sistem Minimum Berbasis ATMega8535
38 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Gambar 2.32
Kaki dan Fungsi Kaki ATMega8535
Spesifikasi:
High-performance, Low-power AVR® 8-bit Microcontroller
• Advanced RISC Architecture
– 130 Powerful Instructions – Most Single Clock Cycle Execution
– 32 x 8 General Purpose Working Registers
– Fully Static Operation
– Up to 16 MIPS Throughput at 16 MHz
– On-chip 2-cycle Multiplier
• Nonvolatile Program and Data Memories
– 8K Bytes of In-System Self-Programmable Flash
- Endurance: 10,000 Write/Erase Cycles
– Optional Boot Code Section with Independent Lock Bits
- In-System Programming by On-chip Boot Program
- True Read-While-Write Operation
– 512 Bytes EEPROM
- Endurance: 100,000 Write/Erase Cycles
– 512 Bytes Internal SRAM
– Programming Lock for Software Security
• Peripheral Features
– Two 8-bit Timer/Counters with Separate Prescalers and Compare Modes
– One 16-bit Timer/Counter with Separate Prescaler, Compare Mode, and
Capture Mode
– Real Time Counter with Separate Oscillator
– Four PWM Channels
– 8-channel, 10-bit ADC
- 8 Single-ended Channels
- 7 Differential Channels for TQFP Package Only
- 2 Differential Channels with Programmable Gain at 1x, 10x, or 200x for TQFP
Package Only
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
39
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
– Byte-oriented Two-wire Serial Interface
– Programmable Serial USART
– Master/Slave SPI Serial Interface
– Programmable Watchdog Timer with Separate On-chip Oscillator
– On-chip Analog Comparator
• Special Microcontroller Features
– Power-on Reset and Programmable Brown-out Detection
– Internal Calibrated RC Oscillator
– External and Internal Interrupt Sources
– Six Sleep Modes: Idle, ADC Noise Reduction, Power-save, Power-down,
Standby and Extended Standby
• I/O and Packages
– 32 Programmable I/O Lines
– 40-pin PDIP, 44-lead TQFP, 44-lead PLCC, and 44-pad QFN/MLF
• Operating Voltages
– 2.7 - 5.5V for ATmega8535L
– 4.5 - 5.5V for ATmega8535
• Speed Grades
– 0 - 8 MHz for ATmega8535L
– 0 - 16 MHz for ATmega8535
2.11.3 Perhitungan Analitik Hardware VSG
Perhitungan ini diperlukan untuk mengetahui kebutuhan rating komponen
yang sesuai untuk pengujian DVR.
a. Autotransformer
Karena yang diuji adalah DVR 10 kWatt, maka VSG harus memiliki kapasitas
daya yang lebih besar. Oleh karena itu conditioner tiap fasanya dipasang
Autotransformer 5 kWatt, sehingga total kapasitas VSG adalah 15 kWatt.
b. Solid State Relay
Jika menggunakan Autotransformer 5 kWatt, maka arus maksimal per
fasanya adalah 5000/220 ≈ 23 Ampere. Oleh karena itu, komponen SSR yang
digunakan harus memiliki rating arus minimal 25 Ampere.
2.11.4 Desain Rinci Hardware VSG
Berupa rangkaian sedarhana yang tidak membutuhkan perangkat keras
tambahan. Gambar skematik di bawah ini hanya menjelaskan persambungan
antar modul pengendali dengan komponen listrik dan pin I/O yang digunakan.
40 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
D1
U7
1
GND
VCC
Vo
RS
R/W
E
DB0
DB1
DB2
DB3
DB4
DB5
DB6
DB7
LEDA
LEDK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
GND
VCC
1
2
VR1
10K
LCDRS
OUT
GND
3
VCC
R1
330
C1
1000uF/16V
D3
LED0
9VAC
GND
LCDE
GND
CPU
LCD0
LCD1
LCD2
LCD3
VCC
GND
LCD0
LCD1
LCD2
LCD3
LCDRS
LCDE
R2
ISPMOSI
1K
LCD HD44780
VCC
R3
39K
SAG_R
SAG_S
SAG_T
SAG_ALL
SEL
UP
DOWN
R4
10K
R5
10K
Q1
2N3904
D4
C3
Q2
100nF
2N3904
ISPRST
BAT85
R6
6K8
ISPMISO
ISPSCK
SAG_R
SAG_S
SAG_T
SAG_ALL
GND
PUSH_ON
1
2
3
4
5
6
7
8
IN
D2
W02M
TRAFO
2
LCD
1N4002
LM7805CT
SEL
UP
DOWN
1
2
3
4
5
6
7
8
14
15
16
17
18
19
20
21
9
XTAL
11.0592MHz 12
1
2
13
C4
22pF
C5
11
22pF
31
C7
100nF
PB0 (XCK/T0)
PB1 (T1)
PB2 (INT2/AIN0)
PB3 (OC0/AIN1)
PB4 (SS)
PB5 (MOSI)
PB6 (MISO)
PB7 (SCK)
PD0 (RXD)
PD1 (TXD)
PD2 (INT0)
PD3 (INT1)
PD4 (OC1B)
PD5 (OC1A)
PD6 (ICP1)
PD7 (OC2)
PA0 (ADC0)
PA1 (ADC1)
PA2 (ADC2)
PA3 (ADC3)
PA4 (ADC4)
PA5 (ADC5)
PA6 (ADC6)
PA7 (ADC7)
PC0 (SCL)
PC1 (SDA)
PC2
PC3
PC4
PC5
PC6 (TOSC1)
PC7 (TOSC2)
RESET
VCC
XTAL2
XTAL1
AVCC
AREF
40
39
38
37
36
35
34
33
22
23
24
25
26
27
28
29
VCC
SSR1
SSR2
SSR3
SSR4
SSR5
SSR6
SSR_PORT
1
2
3
4
5
6
7
SSR1
SSR2
SSR3
SSR4
SSR5
SSR6
VCC
10
L1
30
10uH
C2
100nF
32
GND
GND
C6
100nF
ATmega8535L-8PC
S1
SW-PB
GND
ISP
ISPMOSI
GND
1
3
5
7
9
ISPRST
ISPSCK
ISPMISO
VCC
2
4
6
8
10
GND
Gambar 2.33
Rangkaian Skematik VSG
2.11.5 Desain Firmware VSG
Supaya VSG dapat bekerja, mikrokontrolernya terlebih dahulu diprogram
sesuai dengan persyaratan perancangan DVR dimana mampu membangkitkan
sag/swell dalam beberapa milidetik. Adapun diagram alir program assembly
untuk mikrokontroler VSG adalah sebagai berikut:
START
INISIALISASI I/O,
INTERRUPT,
PRESCALE
TOMBOL SELECT
DITEKAN?
SSR R, S, & T ON
SESUAI PRESET
TIMER
Y
TOMBOL UP
DITEKAN?
Y
T
T
TOMBOL SAG
ALL DITEKAN?
TOMBOL DOWN
DITEKAN?
Y
NAIKKAN DURASI
PRESET TIMER
1/10 PERIODE
Y
TURUNKAN DURASI
PRESET TIMER
1/10 PERIODE
T
T
SSR R ON SESUAI
PRESET TIMER
SSR S & T OFF
Y
TOMBOL SAG R
DITEKAN
T
SSR S ON SESUAI
PRESET TIMER
SSR R & T OFF
Y
T
TOMBOL SELECT
DITEKAN?
Y
TOMBOL SAG S
DITEKAN
T
SSR T ON SESUAI
PRESET TIMER
SSR R & S OFF
Y
TOMBOL SAG T
DITEKAN
T
Gambar 2.34
Konsep Firmware VSG
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
41
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
42 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Bab-3
PROTOTIP DAN TESTING
Hingga saat buku ini disusun, pengujian prototip DVR yang dilakukan di
Laboratorium PTKKE Serpong baru hingga pengujian minor/modular dan
simulasi firmware FPGA. Diusahakan agar dapat dilakukan pengujian
terintegrasi pada akhir bulan Januari 2013. Saat ini prototip DVR dan VSG
sedang diproses pemutakhiran pada sistem kendalinya.
Sementara yang dapat dilaporkan kali ini adalah pengujian prototip DVR
menggunakan FPGA Xilinx Spartan3AN seperti yang ditunjukkan pada gambar di
bawah ini:
Gambar 3.1
Pengujian Prototip DVR
3.1 Prototip Hardware Dan Minor Test
Tujuan dilakukannya minor test ini adalah untuk memverifikasi apakah
hardware yang telah dirancang khususnya PCB utama yang disolder telah
berfungsi sesuai dengan yang diharapkan atau belum.
3.1.1 Pengujian Distribusi Catu Daya
Pengujian ini dilakukan untuk memastikan bahwa tidak terjadi
penyimpangan tegangan catu daya komponen aktif akibat jalur sumber yang
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
43
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
terhubung singkat dengan jalur lain atau ground plane.
Gambar 3.2
Pengujian Minor Pada Board DVR
Sistem DVR menggunakan dua catu daya arus lemah searah. Yang
pertama adalah ±12 Volt yang digunakan untuk mensuplai komponen analog
dan akusisi data. Kedua, 15 Volt yang digunakan untuk mensuplai komponen IC
CMOS dan MOSFET Driver. Dari sumber ±12 Volt dibuat cabang sumber ±5 Volt
untuk kebutuhan ADC. Sedangkan dari sumber 15 Volt dibuat cabang sumber 5
Volt untuk kebutuhan optoisolator. Adapun hasil pengukuran dari masingmasing sumber tegangan ditunjukkan pada tabel 3.1 hingga 3.6.
Tabel 3.1
Pengukuran Terminal Power Supply
TERMINAL
POSITIF TERUKUR
NEGATIF TERUKUR
POWER SUPPLY 15 VDC
14.99 VDC
POWER SUPPLY ±12 VDC
+12.08 VDC
-12.08 VDC
REGULATOR
VCC
VOP
Tabel 3.2
Pengukuran Power Regulator
POSITIF TERUKUR
+05.02VDC
05.03 VDC
NEGATIF TERUKUR
-05.08 VDC
44 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Tabel 3.3
Pengukuran Tegangan Supply IC Analog
IC
U1 : TL084
U5 : TL084
U21 : TL084
U2 : AD736JN
U3 : AD736JN
U4 : AD736JN
KAKI POSITIF SUPPLY
+12.08 VDC (Pin 4)
+12.08 VDC (Pin 4)
+12.08 VDC (Pin 4)
+12.08 VDC (Pin 7)
+12.08 VDC (Pin 7)
+12.08 VDC (Pin 7)
KAKI NEGATIF SUPPLY
-12.08 VDC (Pin 11)
-12.08 VDC (Pin 11)
-12.08 VDC (Pin 11)
-12.07 VDC (Pin 4)
-12.07 VDC (Pin 4)
-12.07 VDC (Pin 4)
Gambar 3.3
Pengukuran Tegangan Pada Kaki Positif IC Analog
Gambar 3.4
Pengukuran Tegangan Pada Kaki Negatif IC Analog
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
45
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Tabel 3.4
Pengukuran Tegangan Supply ADC MAX1202
ADC MAX1202
ADC 1
ADC 2
ADC 3
NEGATIF
-5.08
-5.08
-5.08
SUPPLY
VDC
VDC
VDC
Gambar 3.5
Pengukuran Pada Supply Positif ADC
Gambar 3.6
Pengukuran Pada Supply Negatif ADC
46 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
POSITIF SUPPLY
5.02 VDC
5.08 VDC
5.08 VDC
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Tabel 3.5
Pengukuran Tegangan Base Optocoupler (VOP)
OPTO COUPLER TLP550
U1
U2
U3
U4
U5
U6
U7
U8
PIN 8
05.03 VDC
05.03 VDC
05.03 VDC
05.03 VDC
05.03 VDC
05.03 VDC
05.03 VDC
05.03 VDC
Gambar 3.7
Pengukuran VOP
Tabel 3.6
Pengukuran Tegangan Supply IC CMOS dan MOSFET/IGBT Driver
IC
PIN 6
PIN 14
PIN 3
PIN 6
PIN9
CD4069UBCN (U10)
14.99 VDC
CD4071BCN (U11)
14.99 VDC
CD4081BCN (U13)
14.99 VDC
IR2110 (U15)
14.99 VDC 14.83 VDC 14.99 VDC
IR2110 (U16)
14.99 VDC 14.80 VDC 14.99 VDC
IR2110 (U17)
14.99 VDC 14.79 VDC 14.99 VDC
IR2110 (U18)
14.99 VDC 14.76 VDC 14.99 VDC
IR2110 (U19)
14.99 VDC 14.79 VDC 14.99 VDC
IR2110 (U20)
14.99 VDC 14.79 VDC 14.99 VDC
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
47
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Gambar 3.8
Pengukuran VDD Pada IC CMOS dan MOSFET/IGBT Driver
3.1.2 Pengujian Akuisisi Data
Pengujian ini dilakukan untuk memverifikasi sinyal besaran fisis yang
disensor seperti tegangan AC sumber, tegangan AC beban dan tegangan RMS
beban bahwa amplitudonya telah sesuai dengan tegangan referensi ADC.
Gambar 3.9
Pengakuisisian Sinyal Sinus Jala-jala Sumber
48 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Tujuannya adalah supaya tidak terjadi kesalahan pembacaan data
(outrange). Selain itu supaya data yang diakuisisi linier dengan data besaran
fisis dengan faktor perbandingan logaritmik (misal 1:1000 atau 1:100).
Gambar 3.10
Analisis Tegangan Sinyal Sinus Di Input ADC
Gambar 3.11
Konversi Sinyal Sinus Menjadi Sinyal Persegi
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
49
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Gambar 3.12
Analisis Sinyal Persegi Untuk ADPLL
Gambar 3.13
Pengukuran Linieritas Antara Tegangan AC Dengan Tegangan DC
Pengukuran linieritas RMS To DC Converter ditunjukan dalam Tabel 3.7
Tabel 3.7
Pengukuran Linearitas RMS To DC Converter
Titik Pengukuran
Nilai
Satuan
Trafo Primer R
204.3
VAC
50 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Pin 2 MAX1202 R
Trafo Primer S
Pin 2 MAX1202 S
Trafo Primer T
Pin 2 MAX1202 T
2.043
209.0
2.090
206.3
2.063
VDC
VAC
VDC
VAC
VDC
3.2 Simulasi Firmware
Simulasi ini dilakukan untuk memastikan bahwa algoritma pengolahan
data sudah sesuai dengan masukan desain. Terutama algoritma DQ-Transform
dan Invers DQ-Transform, dimana merupakan algoritma yang paling rumit
didesain.
Gambar 3.14
Konfigurasi Firmware Khusus Untuk Pengujian Pengolahan Data DVR
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
51
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Gambar 3.15
Hasil Simulasi Firmware Pengujian Pengolahan Data DVR
52 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Bab-4
KESIMPULAN DAN REKOMENDASI
4.1 Kesimpulan
1. Prototip DVR yang didesain tidak hanya mampu mengatasi SAG (kedip
tegangan), juga dapat mengkompensasi SWELL (lonjakan tegangan) karena
menggunakan algoritma DQ dan Invers DQ Transform.
2. Prototip penguji (VSG) yang didesain selain bisa melakukan efek SAG/SWELL
pada semua fasa, juga bisa melakukan efek SAG/SWELL per fasa. Durasi
efek dapat diatur dari 0 mili detik hingga 1000 mili detik.
3. PCB DVR menyertakan subsistem power management, subsistem akuisisi
data, subsistem sine capturer, subsistem phase capturer (comparator),
subsistem H-Bridge driver adapter, dan subsistem H-Bridge driver dalam
dimensi yang relatif kecil (kurang dari 30 cm X 30 cm).
4. Dari hasil simulasi firmware, dengan memodifikasi formula DQ-Transform
dan Invers DQ-Transform untuk mempermudah komputasi FPGA, hasil
perhitungan tidak menyimpang jauh dari perhitungan menggunakan formula
teoritis.
4.2 Rekomendasi
1. Ada dugaan mengenai perancangan sistem komunikasi transfer rate data
FPGA ke HMI dan sebaliknya yang belum bisa dilakukan karena tingkat
kesulitan yang cukup tinggi jika menggunakan komunikasi Ethernet. Akan
lebih mudah jika menggunakan komunikasi USB 2.0 atau USB 3.0. Oleh
karena itu, FPGA Spartan3AN Starter Kit harus diganti dengan tipe yang
lebih baik, yakni Opal Kelly XEM6010 berbasis Xilinx Spartan6 FPGA.
2. Kurangnya sumber daya manusia dalam pengembangan Power Quality,
terutama engineer yang mendesain software HMI perlu mendapat perhatian.
Kemungkinan desain software akan bekerja sama (sinergi) dengan unit kerja
lain.
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
53
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
REFERENSI
Hongfa Ding, Shu Shuangyan, Duan Xianzhong and Gao Jun., “A Novel Dynamic
Voltage Restorer And Its Unbalanced Control Strategy Based On Space
Vector PWM”, International Journal of Electrical Power & Energy Systems,
Volume 24, Issue 9, November 2002, Pages 693-699.
Il-Yop Chung, Dong-Jun Won, Sang-Young Park, Seung-Il Moon and Jong-Keun
Park; ”The DC Link Energy Control Method In Dynamic Voltage Restorer
System”, International Journal of Electrical Power & Energy Systems,
Volume 25, Issue 7, September 2003, Pages 525-531.
Pichai Jintakosonwit, Hideaki Fujita, Hirofumi Akagi, “Control and
Performance of a Fully-Digital-Controlled Shunt Active Filter for
Installation on a Power Distribution System”, IEEE TRANSACTIONS ON
POWER ELECTRONICS, VOL. 17, NO. 1, JANUARY 2002.
Rosli Omar, Nasrudin Abd Rahim and Marizan Sulaiman, “New Control
Technique Applied in Dynamic Voltage Restorer for Voltage Sag Mitigation”,
ISSN 1941-7020.
Víctor M. Moreno, Alberto Pigazo, Marco Liserre and Antonio Dell‟Aquila,
“Control of Dynamic Voltage Restorers Using a Fully-Configurable Digital
Estimation Technique”, Departamento de Electronica y Computadores
Universidad de Cantabria, Spain.
Sunil Kumar Gupta, H.P. Tiwari, Ramesh Pachar, “Estimation of DC Voltage
Storage Requirements for Dynamic Voltage Compensation on Distribution
Network using DVR”, ISSN: 1793-8236.
P´eter G¨orbe, Attila Magyar, Katalin M. Hangos, “Line Conditioning with Grid
Synchronized Inverter’s Power Injection of Renewable Sources in Nonlinear
Distorted Mains”, Institutional Presentation.
H.P. Tiwari, Sunil Kumar Gupta, “Dynamic Voltage Restorer Based on Load
Condition”, ISSN: 2010-0248.
Ali Tahri, Azeddine Draou, “Design Of A Simple Measuring Technique Of The
Instantaneous Power In Three Phase System”, Journal of ELECTRICAL
ENGINEERING, VOL. 56, NO. 7-8, 2005, 221–224.
54 Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools
Ralph M. Ford, Chris S. Coulston, “Design for Electrical and Computer
Engineers: Theory, Concepts. and Practice”, McGraw-Hill, ISBN: 0-39082696-0.
Barry W. Johnson, “The Design and Analysis of Fault Tolerant Digital Systems”,
Addison Wesley, ISBN-13: 978-0201075700.
Mohan, Undeland, Robbins, “Power Electronics: Converter, Application And
Design”, John Wiley, 2003.
B. W. Williams, “Power Electronics: Device, Drivers, Application And Passive
Components”, McMillan, 1992.
Xilinx, “Spartan 3AN Starter Kit Board User Guide”, Xilinx, 2007.
ATMEL, “8-bit AVR Microcontroller with 8K Bytes In-System Programmable
Flash”, ATMEL, 2006.
MAXIM, “MAX1202 MAX1203 5V, 8-Channel, Serial, 12-Bit ADCs with 3V Digital
Interface”, MAXIM, 1998.
Analog Device, “AD736 Low Cost, Low Power, True RMS-to-DC Converter”.
International Rectifier, “IR2110/IR2113 High And Low Side Driver”.
Pusat Tekonologi Konversi dan Konservasi Energi (PTKKE) - BPPT
55

Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools

Related documents

Products

Support

Teknologi Mitigasi Kualitas Daya Dengan Power Quality (PQ) Tools

Related documents

Add this document to collection(s)

Add this document to saved

Suggest us how to improve StudyLib