Gerbang AND - slamet elektro umy

UNIT I
GERBANG LOGIKA DASAR DAN KOMBINASI
I.
Tujuan
1. Dapat membuat rangkaian kombinasi dan gerbang logika dasar
2. Memahami cara kerja dari gerbang logika dasar dan kombinasi
3. Dapat membuat table kebenaran dari suatu rangkaian gerbng logika
4. Memahami hubungan antara input dan output dari sutu rangkaian gerbang logika
II.
Alat percobaan
1. Jumper
2. Digital Logic Lab KL-31001
3. Modul KL-33002
III.
Dasar Teori
Gerbang logika merupakan suatu fungsi logika yang hanya mempunyai dua kondisi
keadaan yaitu 0 dan 1
Ada dua jenis gerbang logika,yaitu gerbang logika dasar dan gerbang kombinasi. Gerbang
logika dasar terbagi atas 3 jenis, Yaitu :
Gerbang AND
Gerbang OR
Gerbang NOT
Gerbang AND
Cara kerja dari gerbang AND adalah : keluaran gerbang AND akan berkondisi 1 jika dan
hanya jika kedua masukannya berkondisi 1. Dengan aljabar boole diketahui hubungan
antara masukan dan keluaran gerbang AND adalah: Y = A • B
Gerbang OR
Cara kerja dari gerbang OR adalah: keluaran gerbang OR akan berkondisi 0 jika dan
hanya jika kedua keluaranya berkondisi 0, Dengan aljabar boole diketahui hubungan
antara masukan dan keluaran pada gerbang OR adalah: Y = A + B
1
Gerbang NOT
Cara kerja dari gerbang NOT adalah : keluarannya memiliki kondisi berkebalikan dari
masukannya. Dengan Aljabar boole diketahui hunbungan antara masukan dan keluaran
dari gerbang NOT adalah : Y = Ā
Gerbang kombinasi merupakan gerbang logika yang terdiri atas beberapa gerbang dasar.
Adapun beberapa jenisgerbang kombinasi yaitu : gerbang NOR, gerbang NAND, gerbang
XOR dan gerbang XNOR.
Dari gerbang kombinasi dapat pula dirangkai menjadi gerbang logika dasar.
IV.
Langkah Percobaan
Sebelumnya hubungan dulu semua pin power dan ground pada modul KL-33002 ke
digital Lab KL – 31001. Hubungkan klip seperti gambar dibawah ini:
I.
Percobaan 1.
a. Gerbang yang digunakan adalah U1a dan U 1b
b. Hubungkan input A1,A2 ke data switch SW0,SW1, level TTL dan F3 ke logic
indicator
c. Beri masukan dan catat hasil keluaran seperti pada table data pengamatan
sementara.Dari persamaan matematis, tentukan nama gerbangnya dan buatlah
diagram logika dari percobaan diatas.
II.
Percobaan 2
a. Gerbang yang digunakan U2a dan U2b.
b. Hubungkan inputA3,A4 ke atas Switch SW),SW1 level TTL dan F4 ke logic
indicator L.0
III.
Percobaan 3
a. Gerbang yang digunakan adalah U3c
2
b. Hubungkan input C1 ke data switch SW0 Level TTL dan F6 ke logic indicator Lo
c. Beri masukan dan catat hasil keluaran seperti pada table data pengamatan
sementara. Dari persamaan matematis, tentukan nama gerbangnya dan buatlah
diagram logika dari percobaan diatas
IV.
Percobaan 4
a. Gerbang yang digunakan adalah U3c dan U3d
b. Hubungkan input C1 ke SW0 level TTL F6 ke C2 F7 ke L0
c. Beri masukan dan catat hasil keluaran seperti pada table data pengamatan
sementara. Dari persamaan matematis, tentukan nama gerbangnya gambar dan
buatlah logika dari percobaan diatas.
V.
Percobaan 5
a. Gerbang yang digunakan adalah U2a
b. Hubungkan input A3, A4 ke data Switch SW0,SW1 level TTL dan F2 ke Logic
indicator L0
c. Beri masukan dan catat hasil keluaran seperti pada table data pengamatan
sementara. Dari persamaan matematis, tentukan nama gerbangnya dan buatlah
logika dari percobaan diatas.
VI.
Percobaan 6
a. Gerbang yang digunakan adalah U4a
b. Hubungkan input C4, C5 ke data Switch SW0,SW1 level TTL, F9 ke Logic
indicator L0
c. Beri masukan dan catat hasil keluaran seperti pada table data pengamatan
sementara. Dari persamaan matematis, tentukan nama gerbangnya gambar dan
buatlah logika dari percobaan diatas.
3
VII.
Data hasil Pengamatan
Percobaan 1 : Gerbang ……….
A
B
0
0
0
1
1
0
1
1
Persamaan matematisnya :
C
Percobaan 2: Gerbang …………….
A
0
0
1
1
B
0
1
0
1
Persamaan matematisnya
Y
Percobaan 3 : Gerbang ………..
A
0
1
Persamaan matematisnya
Y
Percobaan 4: Gerbang …………….
A
0
0
1
1
B
0
1
0
1
Persamaan matematisnya
Y
Percobaan 5: Gerbang …………….
A
0
0
1
1
B
0
1
0
1
Persamaan matematisnya
Y
4
Percobaan 6: Gerbang …………….
A
0
0
1
1
B
0
1
0
1
Persamaan matematisnya
Y
Kesimpulan:
5
UNIT II
ADDER DAN SUBTRACTOR
1. Tujuan
a. Memahami cara kerj dari adder dan Subtractor
b. Dapat membuat table kebenaran suatu adder dan subtractor
2. Alat percobaan
a. Jumper
b. Digital Logic Lab KL – 31001
c. Modul KL – 33004
3. Dasar Teori
Adder
Adder merupakan suatu rangkaian logika yang digunakan pada computer digital untuk
mendapatkan jumlah bilangan biner. Adapun aturan aritmatika yang digunakan dalam
penjumlahan bilangan biner bulat positif, yaitu:
0+0=0
0+1=1
1+0=1
1 + 1 = 0 dengan carry 1
Tiga operasi yang pertama menghasilkan jumlah yang besarnya satu angka, tetapi bila
bit penambah dan yang ditambahkan sama dengan satu, maka jumlah biner itu terdiri dari dua
angka. Bit dengan derajat lebih tinggi pada hasil penjumlahan tersebut disebut bawaan. Jika
bilangan penjumlah dan yang dijumlahkan terdiri dari beberapa angka,cary yang diperoleh
dari hasil penjumlah sautu pasangan angka ditambahkan ke pasangan angka berikutnya
dengan orde yang lebih tinggi.
Ada dua jenis adder yang dibahas dalam praktikum pada modul ini, yaitu half adder
dan full adder.
1. Half adder (setengah penjumlah) merupakan rangkaian logika kombinasi yang melakukan
operasi penjumlahan dua bit.
2. Full adder (penjumlahan penuh) merupakan rangkaian logika yang melakukan
penjumlahan tiga bit (dua bit dan carry sebelumnya).
Jika dua buah half adder jadi satu, maka akan tersusun sebuah full adder.
6
Subtractor
Subtractor merupakan suatu rangkaian yang digunakan untuk melakukan pengurangan
dua bilangan biner. Pengurangan dapat dilakukan dengan mengambil komplemen bilangan
pengurang dan menambahkannya ke bilangan biner yang dikurangkan. Dengan cara itu
,operasi pengurangan berubah menjadi operasi penjumlahan yang memerlukan penjumlah
penuh dalam implementasinya. Dengan cara masing-masing bit bilangan pengurang itu
dikurangkan dari bit yang bersesuaian pada bilangan yang dikurangkan untuk mendapatkan
bit selisihnya. Jika bit yang dikurangkan itu lebih kecil daripada pengurangnya diperlukan
pinjaman 1 dari bit dengan kedudukan lebih tinggi. Pinjaman 1 dari bit dengan tingkat yang
lebih tinggi itu diperoleh dengan cara memberikan suatu sinyal biner(keluaran) yang keluar
dari tingkat yang ditinjau untuk diberikan ke (masukan) tingkat yang lebih tinggi
Ada 2 jenis subtractor, yaitu:
1. Half subtractor yaitu suatu rangkaian kombinasi yang melakukan operasi pengurangan
dua bit dan menghasilkan selisih kedua bit tersebut.
2. Full subtractor yaitu suatu rangkaian kombinasi yang melakukan suatu operasi
pengurangan dua bit, dengan meperhitungkan bahwa 1 telah dipinjam oleh tingkat yang
lebih rendah.
Kedua jenis subtractor tersebut akan di bahas dalam praktikum pada modul ini.
IV. Langkah Percobaan
Sebelumnya hubungkan dulu semua pin power dan ground pada modul KL – 33002
ke digital Lab Kl-31001.
1
7
Percobaan 1. Half Adder
1. Hubungkan klip seperti gambar 2.1 Gunakan U2a dan U3a. Hubungkan Vcc ke
+5V.
2. Hubungakan input A dan B ke switch SW0 dan SW1. Hubungkan F1 dan F2 ke
logic indicator L1 dan L2. Berikan masukan dan catat keluarannya pada data
percobaan sementara dan buatlah diagram logikanya sesuai dengan percobaan.
2 percobaan 2. Full Adder
1. Hubungkan klip seperti gambar 2.2 Gunakan U3a,U4a,U2a,U3b,U2b.. Hubungkan
Vcc ke +5v
2. Hubungakan input A dan B,C kedata switch SW1,SW2 dan SW3.A dan B adalah
Augend dan C menunjukan carry. Hubungkan F3 dan F5 ke logic indicator L1
dan L2. Berikan masukan dan catat keluarannya pada data percobaan sementara
dan buatlah diagram logikanya sesuai dengan percobaan.
3 percobaan 3. Half subtractor
1. Hubungkan klip seperti gambar 2.3
2. Hubungakan input A dan B, kedata switch SW1,SW2 . Hubungkan F1,F2 ke
logic indicator
L1,L2, Berikan masukan dan catat keluarannya pada data
percobaan sementara dan buatlah diagram logikanya sesuai dengan percobaan.
4 percobaan 4. Full Subtractor
1. Hubungkan klip seperti gambar 2.3
2. Hubungakan input A dan B,C kedata switch SW1,SW2 dan SW3. Hubungkan
F1,F2,F3, dan F5 ke logic indicator L1,L2,L3 dan L4. Berikan masukan dan catat
keluarannya pada data percobaan sementara dan buatlah diagram logikanya sesuai
dengan percobaan.
8
Data hasil Pengamatan
Percobaan 1. Hal Adder
Input
Output
B
A
F1
F2
0
0
0
1
1
0
1
1
Percobaan 2 Full Adder
input
Output
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Gambar rangkaiannya
Gambar rangkaiannnya
Percobaan 3. Half Subtractor
Gambar rangkaiannya
Input
B
A
0
0
0
1
1
0
1
1
Output
F1
F2
Percobaan 4 Full Subtractor
Input
C
B
A
borror
0
0
1
F1
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
1
1
0
Output
diffrerence Sum
F2
F3
9
Difference
F5
UNIT III
ENKODER DAN DEKODER
I.
Tujuan
1. Memahami cara kerja dari Dekoder dan Enkoder
2. Dapat membuat table kebenaran dari suatu decoder dan encoder
II.
Alat Percobaan
1. Jumperr
2. Digital Logic KL – 31001
3. Modul seri KL – 33005 KL - 33006
III.
Dasar Teori
Enkoder merupakan suatu rangkaian kombinasi yang menerima m saluran
masukan, satu untuk setiap informasi diskret dan menghasilkan suatu sandi biner
dengan saluran keluaran. Suatu encoder umumnya terdiri atas rangkaian kombinasi
gerbang OR dengan 2 / kurang masukan dengn n keluaran.
Dekoder merupakan suatu rangkaian kombinasi yang mengubah sandi biner
dengan n variable masukan menjadi m saluran keluaran, satu untuk setipa unsure
onformasi diskret. Umumnya terdiri atas susuanan gerbang AND dengan n masukan
dan 2” / kurang keluaran.
IV.
Langkah percobaan
Sebelum hubungkan dulu semua pin power dan ground pada modul Seri Kl33005/33006 ke digital Lab. KL-31001.
1. Percobaan 1. Encoder 4 to 2 Dengan gerbang Logika Dasar.
1. Perhatikan gambar 3.1 Hubungkan klip seperti gambar 3.1
2. Hubungkan vcc ke +5V
3. Hubungkan input A ~ D ke data switch SW0 ~ SW3. Output F8 dan F9 ke
logic indicator L0 dan L1.
10
4. Berikan masukan dan catat hasil keluaran pada data pengamatan
sementara.
2. Percobaan 2. Encoder 1 to 4 Dengan Gerbang IC TTL
1. Perhatikan gambar 3.2
2. Hubungkan vcc ke +5V
3. Hubungkan input A0 ~ A8 ke DIP switch 1.0 ~ 1.7. A9 ke 2.0
4. Hubungkan output F1 ~ F4 ke logic indicator L0 ~ L3
5. Berikan masukan dan catat hasil keluaran pada data pengamatan
sementara.
3. Percobaan 3. Decoder 2 to 4 dengan Gerbang Logika Dasar
1. Perhatikan gambar 3.3
2. Hubungkan vcc ke +5V
3. Hubungkan input A ,B ke data switch SW0 dan SW1
4. Hubungkan output F1 ~ F4 ke logic indicator L0 ~ L3
5. Berikan masukan dan catat hasil keluaran pada data pengamatan
4. Percobaan 4. Decoder BCD to 7 Segment
1. Perhatikan gambar 3.4
2. Hubungkan input A ,B,C dan D ke data switch SW0 ~ SW3
3. Hubungkan RBI ke dip switch 1.0 BI/BO ke L0,LT ke DIP 1.1, Set DIP
1.0 dan 1.1 ke high
4. Hubungkan output IC 7448(a~g) ke input 7 segmen (a~g)
5. Berikan masukan seperti pada data pengamatan
11
Data Hasil Pengamatan
Percobaan 1. Encoder 4 to 2 dengan gerbang logika dasar
D
Input
C
B
A
0
0
0
0
0
0
0
1
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
1
1
0
1
0
1
0
1
0
1
0
1
0
0
0
1
0
0
1
1
0
0
1
1
0
0
1
Output
F8 F9
12
Percobaan 2
Percobaan 2. Enkoder 10 to 4 dengan IC TTL
A9
0
0
1
1
1
1
1
1
1
1
1
1
A8
1
0
1
1
1
1
1
1
1
1
1
0
A7
1
1
1
1
1
1
1
1
1
0
0
0
A6
1
1
1
1
1
1
1
1
0
1
0
0
Input
A5
1
1
1
1
1
1
0
0
1
1
0
0
A4
1
1
1
1
1
0
1
0
1
0
1
0
A3
1
1
1
1
0
0
1
0
1
1
1
1
A2
1
1
1
0
1
0
1
1
0
1
1
1
A1
1
1
0
0
1
0
1
1
0
0
1
1
F4
Output
F3 F2
Percobaan 3. Decoder 2 to 4 Dengan Gerbang Logika Dasar
Input
A
B
0
0
0
1
1
F1
Output
F2 F3
F4
1
0
1
Percobaan 4. Dekoder BCD to 7 Segmen
D
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
Display
Kesimpulan :
Kesimpulan:
13
F1
UNIT IVa
FLIP – FLOP
I.
II.
III.
Tujuan
1.
Mengetahui macam-macam flip-flop.
2.
Memahami cara kerja suatu flip-flop.
Alat Percobaam
1.
Jumper
2.
Digital Logic Lab. KL – 31001
3.
Modul Seri KL-33008
Dasar Teori
Rangkaian logika terbagi atas dua kelompok. Logika gabungan dengan
menggunakan gerbang AND.OR dan NOT kelompok lainnya adalah rangkaian logika
sekuensial dengan liputan memori dan pewaktu.
Blok bangungan dasar untuk rangkaian sekuensial adalah flip-flop yang
bekerja dengan mempertahankan suatu keadaan biner dalam waktu yang tak terbatas
sampai suatu sinyal masukan baru dating untuk mengubah keadaan itu. Suatu
rangkaian flip-flop dapat disusun dari rangkaian gerbang NOR atau rangkaian
gerbang NAND.
Adapaun jenis-jenis flip-flop adalah sebagai berikut:
1.
RS flip-flop
2.
D Flip-flop
3.
JK flip-flop
4.
T flip-flop.
Namun dalam praktikum ini hanya dibahasa mengenai 3 urutan pertama jenis flip-flop
14
IV.
Langkah Percobaan.
Sebelumnya hubungkan dulu semua pin power dan ground pada Modul Seri
KL-33008 ke Digital Lab KL-31001
1.
2.
Percobaan 1. RS flip-flop
1.
Hubungkan input A3,A4 ke pulser switch SWA, SWB Q output.
2.
Hubungkan output F6 dan F7 ke logic indicator L1,L2
3.
Berikan masukan dan catat hasil keluaran sesuai table
Percobaan 2. D flip-flop dengan RS flip-flop
1.
Hubungakn klip seperti gambar dibawah.
2.
Hubungkan A1 ke SW1;CK2 ke SWA Q output dan F6 ke L1
3.
Beri masukan dan catat keluaran sesuai table.
15
1.
Hubungkan klip seperti gambar diatas.
2.
Hubungkan CK1 ke SWA Q
3.
output;J ke SW0; K ke SW1;f1,F2,F6,F7 ke L0,L1,L2,L3
4.
Berikan masukan dan catat keluaran sesuai dengan table
16
V. Data Hasil Pengamatan
Percobaan 1. RS flip - flop
Input
Output Volt
A3 A4 F6 F7
0
0
0
1
1
0
1
1
Percobaan 2. D flip-flop
CLK A1
0
0
0
1
1
0
1
1
F6
Percobaan 3. JK flip - flop
Clk
0
1
0
0
1
0
0
1
0
0
1
0
Input
K
J
0
0
0
0
0
0
1
1
1
1
1
1
F1
Output
F2
F6
F7
0
0
0
1
1
1
0
0
0
1
1
1
Kesimpulan:
17
UNIT IVb
REGISTER
I.
Tujuan
Dapat memahami cara kerja register yang dirangkai dengan menggunakan flip-flop
II.
Alat Percobaan
1. Jumper
2. Digital Logic Lab. KL-31001
3. Modul Seri KL-33008
III.
Dasar Teori
Register merupakan susunan dari beberapa flip-flop yang dapat menyimpan informasi
biner yang terdiri dari bit yang banyaknya lebih dari satu. Register dengan n flip-flop
mampu menyimpan informasi sebesaar n bit.
Register terdiri atas dua jenis, yaitu register penyimpan (stronge register) digunakan
untuk menyiman data dan register gesr (shift register) untuk menyimpan dan menggeser
(atau memanipulasikan) data.
Pada praktikum ini akan dilakukan percobaan untuk shift register dengan D flip-flop
dimana rangkaian register ini disusun oleh 4 buah D flip-flop dengan 4 buah keluaran.
IV.
Langkah percobaan
Sebelumnya hubungkan dulu semua pin power dan ground pada Modul Seri Kl-33008 ke
digital Lab-31001
1. Hubungkan B(clear) ke SW0;A(L/P ke SW1; CK ke SWA keluaran Q; flip-flop
F1 ~ F4 ke L1 ~ L4
2. Set SW0 ke “0” untuk mereset B. kemudian set SW0 ke 1
3. Berikan masukan dan catat hasil keluaran pada table di data hasil pengamatan
18
V.
Data Hasil Pengamatan
CK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
F1
F2
F3
F4
Kesimpulan:
19
UNIT V
COUNTER (PENCACAH)
I.
Tujuan
Memahami cara kerja dari adder dan subtractor
II.
Alat Percobaan
 Jumper
 Digital Logic Lab KL – 31001
 Modul Seri KL-33009
III.
Dasar Teori
Counter merupakan rangkaian urutan yang bekerja menurut urutan keadaan yang telah
ditentukan dengan pemberian pulsa masukan. Fungsi dasarnya adalah mengingat
beberapa pulsa masukan yang telah diberikan kemasukannya
Suatu pencacah biner dengan n bit terdiri dari n buah flip-flop dapat menghitung
dalam bilangan biner 0 dampai (2” – 1)
Berdasarkan pemberian pulsa masukan counter dibedakan atas dua macam yaitu:
1. Asynchronous Counter
2. Synchronous Counter
Berdasarkan cara menhitungnya counter dibedakan atas dua yaitu:
1. UP (keatas),apabils menghitung dari 0 hingga semaksimal mungkin
2. Down (kebawah), apabila menghitung dari 9 hingga 0
IV.
Langkah Percobaan
1. Asynchronous Binary Up Counter
20
1. Hubungkan klip seperti gambar diatas. Hubungkan A2(clear) ke SW0;A1 ke +5V;
output F1,F3,F5,F7 ke L1 ~ L4 dan B1 (CK) ke clock generator, Atur frekuensi 1
khz
2. Berikan masukan dan catat keluaran sesuai table pada data pengamatan sementara
2. Asynchronous Binary Down Counter
1. Hubungkan klip seperti gambar diatas. Hubungkan A2(clear) ke SW0;A1 ke +5V;
output F2,F4,F6,F8 ke L1 ~ L4 dan B1 (CK) ke clock generator, Atur frekuensi 1
khz
2. Berikan masukan dan catat keluaran sesuai table pada data pengamatan sementara
3. synchronous Binary Up Counter
21
1. Hubungkan klip seperti gambar diatas. Hubungkan A2(clear) ke SW0;A1 ke +5V;
output F1,F3,F5,F7 ke L1 ~ L4 dan B1 (CK) ke clock generator, Atur frekuensi 1
khz
2. Berikan masukan dan catat keluaran sesuai table pada data pengamatan sementara
22
V.
Data Hasil Pengamatan
Asynchronous Binary Down Counter
Asynchronous Binary Down Counter
CLK
CLK
F1
F3
F5
F7
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
F2
F4
F6
F8
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
Asynchronous Binary Up Counter
CLK
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
F1
F3
F5
F7
Tugas :
Buatlah diagram hubungan antara clock dengan
keluaran untuk setiap percobaan
Kesimpulan
23
UNIT VI
MULTIPLEXER DAN DEMULTIPLEXER
I.
Tujuan :
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu:
 Memahami prinsip kerja dari rangkaian Multiplexer dan Demultiplexer
 Membuat rangkaian Multiplexer dan Demultiplexer dari gerbang logika
 Membuat rangkaian Multiplexer dan Demultiplexer dengan IC
II.
PERALATAN
 Komputer
 Sofware Elektronics Workbench (EWB)
III.
Dasar Teori
Multiplexer
Sebuah Multiplexer adalah rangkaian logika yang menerima beberapa input data digital
dan menyeleksi salah satu dari input tersebut pada saat tertentu untuk dikeluarkan pada
sisi output.
Seleksi data-data input dilakukan oleh selctor line, yang juga merupakan input dari
multiplexer tersebut. Block diagram sebuah multiplexer ditunjukan pada gambar 14-1
dibawah ini
Jumlah data input maksimum pada multiplexer adalah 2
24
Rangkaian Multiplexer ditunjukan pada gambar 14-2 dibawah ini:
2. DEMULTIPLEXER
Sebuah Demultiplexer adalah rangkaian logika yang menerima satu input data dan
mendistribusikan input tersebut ke bebepara output yang tersedia.
Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari
demultiplexer tersebut. Block diagram sebuah demultiplexer ditunjukan pada gambar
dibwah ini:
25
Rangkaian Demultiplexer ditunjukan pada gambar 14-4 dibwah ini:
Langkah kerja
1. Buatlah rangkaian Multiplexer 4x1 seperti gambar 14-2. Tulislah hasilnya pada
table kebenaran.
2. Buatlah rangkaian Demultiplexer 1x4 seperti gambar 14-4. Tulislah hasilnya pada
table kebenaran.
3. Ulangi percobaan di atas dengan menggunakan IC Multiplexer dan Demultiplexer.
Petunjuk pembacaan IC.
Multiplexer 74151 ABCD = Select D0 ~ D7 = Input Y = Output
Demultiplexer 74154 ABCD = Select G1 & G2 Input. 0 ~ 15 output
Tulislah Hasilnya pada table kebenaran.
4. Buatlah kesimpulan pada masing2 percobaan.
26
LAPORAN SEMENTARA
MULTIPLEXER DAN DEMULTIPLEXER
Tabel Kebenaran Multiplexer dengan 2 select line
Select
Input
Output
S0
S1
D0
D1
D2
D3
X
ket
0
0
0
1
1
0
1
1
Tabel Kebenran Demultiplexer dengan 2 Select Line
Select
Input
Output
S0
S1 input O0
O1
O2
O3
ket
0
0
1
0
1
1
1
0
1
1
1
1
Tabel Multiplexer 3 select line dg IC 74151
Select
Line Masukan
C B A 0 1 2 3 4 5 6
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
7
Tabel kebenaran Demultiplexer 4 select dg IC 74154
Select
Line Masukan
D C B A 0 1 2 3 4 5 6 7 8 9
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Kesimpulan
27
10 11 12 13 14 15
UNIT 7
GERBANG LOGIKA DAN RANGKAIN KOMBINASI
1. Tujuan Percobaan
 Mengenal macam-macam gerbang logika
 Dapat membuat table kebenaran gerbang logika dasar
 Dapat membuat gerbang lain dari gerbang logika dasar
2. Alat percobaan
 Multimeter
 Digital Logic Trainer
 Kabel Penghubung (jumper)
 Modul Praktikum
3. Dasar Teori
Dalam beberapa gerbang logika yang telah kita kenal , terdapat tiga gerbang logika
dasar yaitu:
 Gerbang OR
 Gerbang AND
 Gerbang (Inverter)
Di dalam penerapannya gerbang logika dasar dapat dikembangkan menjadi gerbang
logika lain,dengan mengkombinasi gerbang-gerbang dasar tersebut.
Misal untuk membuat gerbang logika OR maka digabungkan gerbang dasar OR dan
gerbang logika dasar NOT. Untuk membuat gerbang logika NAND adalah dengan
menggabungkan gerbang logika dasar AND dan gerbang logika dasar NOT,begitu juga untuk
gerbang –gerbang yang lainnya
4. Langkah Percobaan
Gerbang Logika Dasar OR.AND dan NOT serta kombinasi
 Untai dirangkai seperti gambar 1 dengan menggunakan digital logic trainer dan
bahan/alat perlengkapannya
28
 Berikan masukan gerbang tersebut sesuai dengan kombinasi data yang ada pada
laporan sementara
 Ulangi langkah 1 dan 2 diatas untuk gambar 2 dan gambar 3
 Buatlah kesimpulan sementara untuk percobaan diatas
1
A
7432
2
B
1
A
3
3
7408
Y
B
Y
A 1
2
7404
2
Y
Gambar 1. Logika OR, AND dan NOT
1
A
1
7400
2
B
3
2
3
7400
Y
Gambar 2. Rangkaian Kombinasi
1
2
3
7400
1
2
Y
3
740
0
1
2
3
7400
Gambar 3. Rangkaian Logika Kombinasi 2 masukan
A
1
2
7432
3
B
1
2
2
7432
3
3
C
Gambar 4. Rangkaian Logika Kombinasi 3 masukan
29
7401
1
Y
5. Pertanyaan dan Tugas :
 Apa yang anda ketahui tentang gerbang logika dasar? Dan bagaimana dengan
gerbang lainya?
 Buatlah persamaan matematisnya untuk rangkaian percobaan di atas!
 Kesimpulan apa yang anda peroleh pada praktikum ini?
30
LAPORAN SEMENTARA
GERBANG LOGIKA DAN RANGKAIAN KOMBINASI
Tabel 1.Gerbang ………../ IC :
Input
A
0
0
1
1
Tabel 2.Gerbang ………../ IC :
Output
B
0
1
0
1
Y
Input
Volt
A
0
0
1
1
Tabel 3.Gerbang ………../ IC :
Input
A
0
0
1
1
Y
Input
Volt
A
0
0
1
1
Tabel 5 Rangkaian Kombinasi
Input
Output
A
B
0
0
0
1
1
0
1
1
Y
Y
Tabel 4.Gerbang ………../ IC :
Output
B
0
1
0
1
B
0
1
0
1
Output
Volt
Volt
Tabel 6. Rangkaian kombinasi
Input
Output
A
B
C
Y
Volt
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
31
B
0
1
0
1
Y
Output
Volt