Penjumlahan (Adder)

SOP Min
POS Min
Teorema De Morgan

Dengan Melakukan operasi 2nd Complement dan
teorema De Morgan, diperoleh :
NAND
NOR
SOP Min
POS Min

Dengan Melakukan operasi 2nd Complement
dan teorema De Morgan, diperoleh :
NAND
NOR
Merupakan Rangkaian Logika kombinasi yang
berfungsi melakukan operasi bilangan biner
 Penjumlahan biner 1-bit terdiri atas :
 Half Adder
 Full Adder


Rangkaian Penjumlah yang tidak menyertakan
bawaan sebelumnya (previous carry) pada Inputnya

Rangkaian Penjumlah yang meyertakan bawaan
sebelumnya.
Implementasi XOR dengan Full Adder
Rangkaian Logika yang melakukan proses
penjumlahan data biner n-bit
 Contoh :
 Full Adder Paralel 4-bit memiliki Input A3,
A2, A1, A0 untuk Input A dan B3, B2, B1, B0
untuk Input B serta S3, S2, S1, S0 untuk Output
S

A3
A
B3
B
Cn
Co (Carry out)
CP
S
S3
A2
A
Cn
B2
B
FA 1-Bit
Co
FA 1-Bit
CP
S
A1
A
Cn
B1
B
S2
FA 1-Bit
CP
S
A0
A
Cn
B0
(Carry in)
B
CP
A3
A2
A1
A0
S1
FA Paralel
4-Bit
B3
B2
B1
B0
S3
S2
S1
S0
Ci
FA 1-Bit
S
S0
Skema Rangkaian
Simbol Rangkaian

Operasi Full Adder 4-Bit dapat ditunjukkan dalam
proses Penjumlahan Sebagai berikut
Ci
A
B
S
CO

=
= A3A2A1A0
= B3B2B1B0
= S3S2S1S0
=
0
= 0011
= 0010 +
= 0101
0
3
2
Pada Full Adder 4 bit di atas, Augend dan addend
 Bilangan Positif, Hasilnya juga Positif





Data pada A, B, Ci, Co dan S disimpan dalam suatu
Register
Register merupakan Elemen Digital yang berfungsi
menyimpan data dalam bentuk Biner (0 dan 1)
Tanda Bilangan Positif  0
Tanda Bilangan Negatif  1
Sehingga diperlukan Register dengan panjang n+1 Bit
(Bilangan Biner + Tanda) dimana Tanda Bilangan
merupakan MSB



Bertanda (SignedMagnitude Representation)  SM
Representasi Komplemen Pertama Bertanda
(Signed-1’s Complement Representation) 
S1C
Representasi Komplemen Kedua Bertanda
(Signed-2’s Complement Representation) 
S2C
Representasi
Besaran
Jenis
Representasi
+5
-5
SM
0101
1101
S1C
-
1010
S2C
-
1011
Tunjukkan Operasi Full Adder Paralel dalam
melakukan Operasi Aritmatika berikut :
a) +2+3
b) +2-3
c) -2+3
d) -2-3
Asumsikan Ci = 0 dan Bilangan Biner Negatif
direpresentasikan dalam S2c
Desimal
Ci
A
B
S
CO
=
=
=
=
=
0
+2
+3
+5
Biner
=
0
= 0010
= 0011 +
= 0101
0



Merupakan Rangkaian Logika yang berfungsi memilih
data ada pada Inputnya untuk disalurkan ke
Outputnya dengan bantuan sinyal pemilih atau sinyal
Kontrol
Pemilih data (data selector)
Input MUX = 2n (n=1,2,3..) dimana n adalah Jumlah
Bit sinyal Pemilih  Terdapat MUX 2 Ke 1 dengan 1Bit Sinyal Pemilih. MUX 4 ke 1 dengan 2-Bit Sinyal
Pemilih, MUX 8 ke 1 dengan 3-Bit Sinyal Pemilih Dst.
I0
I1
0
1
MUX
2 ke 1
I0
I1
Y
0
1
2
3
I2
I3
MUX
4 ke 1
1
INPUT
0
INPUT
LSB
S
I0
I1
I2
I3
I4
I5
INPUT
S1
0
1
2
3
4
5
6
7
I6
I7
MUX
8 ke 1
2
1
Y
0
MSB
LSB
S2 S1 S0
S0
Y




Rangakaian Logika yang berfungsi menyalurkan data yang
ada pada Inputnya ke salah satu dari beberapa Outputnya
dengan bantuan Sinyal Pemilih atau Sinyal Kontrol
Penyalur Data (Data Distributor)
DEMUX >< MUX
Jumlah Outputnya = 2n (n=1,2,3..) dimana n adalah Jumlah
Bit sinyal Pemilih  Terdapat DEMUX 1 Ke 2 dengan 1-Bit
Sinyal Pemilih. DEMUX 1 ke 4 dengan 2-Bit Sinyal Pemilih,
DEMUX 1 ke 8 dengan 3-Bit Sinyal Pemilih Dst.
Simbol DEMUX
DEMUX
1 ke 2
0
1
Y0
Y1
DEMUX
1 ke 4
I
1
S
I
DEMUX
1 ke 8
2
1
0
S2 S1 S0
0
1
2
3
4
5
6
7
0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
S1
S0
0
1
2
3
Y0
Y1
Y2
Y3