Multiple-bus: salah satu cara peningkatan kinerja A C B Instruction Decoder IR PC Register File Add R1,R2,R3 ;R1R2+R3 ALU TEMP MDR MAR Data lines Address lines Memory Bus Bandingkan dengan Organisasi Single-bus PC Instruction Decoder MAR IR MDR ° Pre-fetching: instruksi berikutnya (i+1) di-fetch pada waktu pengeksekusian instruksi (i) • Perlu teknik “Branch Prediction” R1 Add R1,R2,R3 ;R1R2+R3 Y Beberapa Teknik Peningkatan Kinerja Prosesor Lainnya ° Pipelining: eksekusi instruksi dipecah kedalam tahap-tahap yang dapat dilakukan secara “overlap” R2 • Fetch Instruksi R3 • Decode Instruksi • Baca Operand (dari register asal) • Lakukan Operasi • Tulis Hasil (ke register tujuan) ALU Z TEMP ° On-chip Cache: mempercepat akses data dari/ke memori 145