diode transistor logic (dtl)

DIODE TRANSISTOR LOGIC (DTL)
Rangkaian NAND
VCC
R1
D1
X
I1
A
D3
RC
I2
IC
Q
D4
Z
IB
B
X
0
0
Y
0
1
Z
1
1
1
1
0
1
1
0
D2
Y
I3
R2
IE
-VBB
Gambar 1.4. Rangkaian NAND rumpun DTL
Jika masukan X dan Y keduanya tinggi maka dioda D1 dan D2 akan
menyumbat sehingga IB ≅ I2 = I1 akan membuat transistor menjadi
jenuh. Jika masukan X dan Y salah satu atau keduanya rendah maka I2
= 0 sehingga IB = 0 dan transistor akan menyumbat.
Akibatnya keluaran Z akan rendah.
Rangkaian NOR
VCC
RC
D1
A
I1
Z
IB
B
X
Q
D2
Y
IC
X
0
Y
0
Z
1
0
1
1
1
0
1
0
0
0
R1
I2
R2
IE
-VBB
Gambar 1.5. Rangkaian NOR rumpun DTL
Jika salah satu atau kedua masukan tinggi maka transistor akan jenuh
karena mendapat arus basis dari R1. Akibatnya keluaran Z menjadi
rendah. Sebaliknya jika kedua masukan rendah maka transistor akan
menyumbat karena mendapat IB = 0.
Emitter Coupled Logic (ECL)
VCC1
RC1
RC2
VCC2
R1
Q3
Q2
Q1
A
QA
QB
C
D
D1
QR
D2
B
RA
RB
RE
R3
R2
-VEE
Masukan Diferensial
Rangkaian
bias
Keluaran pengikut
emiter
Gambar 1.10. Rangkaian ECL
ECL (Emitter Coupled Logic) adalah yang paling cepat dari semua
piranti logika.
Hal ini dimungkinkan dengan mengoperasikan
pirantinya diluar daerah jenuh dengan simpangan tegangan yang kecil.
Transistor Transistor Logic (TTL)
Rumpun ini menggunakan transistor bipolar sebagai piranti aktipnya.
Bagian masukan umumnya menggunakan transistor dengan emiter
ganda, seperti diperlihatkan pada Gambar 1.6.
VCC
IB1
R1
IC2
RC
Z
Q1
X
Y
Q2
IC1 = I B2
Gambar 1.6. Rangkaian dasar TTL
Transistor ini dapat dianggap sebagai transistor dengan emiter tunggal
yang dilengkapi dengan sejumlah dioda pada emiternya.
Rangkaian keluaran TTL terdiri dari :
•Totem-pole
•Kolektor terbuka
Keluaran Totem-pole
VCC
R1
R2
R4
VC2 = VB4
IB1
IC2
Q4
IB4
Q1
X
Y
Q2
IC1 = I B2
Z
VE2 = VB3
R3
Q3
IB3
Gambar 1.7. Rangkaian TTL dengan keluaran Totem-pole
Disebut Totem-pole karena menggunakan dua transistor yang
ditumpuk pada bagian keluarannya seperti diperlihatkan pada Gambar
1.7.
Q4 berfungsi sebagai penguat common collector dan Q3 berfungsi
sebagai penguat common emitter. Q2 berfungsi sebagai penggerak
yang menghasilkan sinyal komplemen sehingga Q3 dan Q4 akan
menghantar secara bergantian.
Jika salah satu atau kedua masukan rendah maka Q2 tidak menghantar
sehingga kolektornya akan tinggi sedangkan emiternya rendah.
Akibatnya Q4 menghantar sedangkan Q3 menyumbat sehingga
keluaran Z akan tinggi.
Sebalikya jika kedua masukan tinggi maka Q2 akan menghantar
sehingga sebagian arus emiternya akan menjadi IB3 sehingga Q3 akan
menghantar.
Jika Q2 jenuh VC2 = VB4 ≈ VE2 sehingga Q4 akan
menyumbat dan keluaran Z akan rendah.
Keluaran Kolektor terbuka
Rangkaian ini dapat dilihat pada Gambar 1.8.
VCC
R1
R2
IB1
IC2
Q1
IC3
X
Y
Q2
IC1 = I B2
Z
VE2 = VB3
R3
Q3
IB3
Gambar 1.8. Rangkaian TTL dengan keluaran kolektor terbuka
Karena menggunakan keluaran dengan kolektor terbuka maka jelas
keluaran ini hanya mampu untuk menyedot arus (sink). Agar mampu
untuk mensuplai arus, dibutuhkan pull up resistor.
Keluaran rangkaian ini umumnya digunakan sebagai switch atau
driver. Contoh penggunaan ialah sebagai driver untuk LED.
Rangkaian ini mempunyai kekurangan, yaitu kelambatan perubahan
keluaran dari logika 0 ke logika 1 yang disebabkan oleh integrator
yang terbentuk oleh tahanan kolektor (eksternal) dengan kapasitansi
beban.
Vcc
RC
IC
LED
IB
Q
RB
IE
Keluaran Tri-state
VCC
R1
R4
R2
CONTROL
Q5
Q4
Q2
Z
Q1
X
Y
Q3
R3
R5
Gambar 1.9. Rangkaian TTL dengan keluaran tri-state
Bila control berlogika 1 maka keluaran akan berfungsi sebagai
rangkaian totem-pole tetapi jika control berlogika rendah maka
seluruh transistor akan menyumbat sehingga keluaran memiliki
impedansi yang sangat besar.
Istilah-istilah penting :
Arus
ICC
:Arus catuan rata-rata
ICCH
:Arus catuan pada saat keluaran tinggi
ICCL
:Arus catuan pada saat keluaran rendah
IIH
: Arus masukan logika tinggi
IIL
: Arus masukan logika rendah
IOH
: Arus keluaran logika tinggi
IOL
: Arus keluaran logika tinggi
Tegangan
VCC
: Tegangan catuan
VIH
: Tegangan masukan logika tinggi
VIH(Min) : Tegangan masukan logika tinggi minimum
VIL
: Tegangan masukan logika rendah
VIL(Max) : Tegangan masukan logika rendah maksimum
VOL
VOH
VOL(Max)
VOH(Min)
: Tegangan keluaran logika rendah
: Tegangan keluaran logika tinggi
: Tegangan keluaran logika rendah maksimum
: Tegangan keluaran logika tinggi minimum
AC Switching Parameters
: frekuensi maksimum
fmax
tPLH
: Tundaan peralihan rendah ke tinggi
tPHL
: Tundaan peralihan tinggi ke rendah
tW
: lebar pulsa
th
: waktu hold
ts
: waktu set-up
Spesifikasi Umum TTL
Tegangan Catuan (VCC)
Tegangan keluaran logika 0 (VOL)
Tegangan keluaran logika 1 (VOH)
Kekebalan derau
: 5 VDC ± 5%
: 0,2 V
: 3,0 V
: 1,0 V
Characteristic
Series
Output
State
Standard Totem-pole
or Darlington output
Each standard
input emitter
Logical 1
Iload = – 400uA
VOH = 2.4V min
IIH = 40uA max
at Vin = 2,4V
Logical 0
Isink = 16mA
VOL = 0,4V max
IIL = –1.6mA max
at Vin = 0.4V
Logical 1
Iload = – 500uA
VOH = 2.4V min
IIH = 50uA max
at Vin = 2,4V
Logical 0
Isink = 20mA
VOL = 0,4V max
IIL = – 2 mA max
at Vin = 0.4V
Logical 1
Iload = – 100uA
VOH = 2.4V min
IIH = 10uA max
at Vin = 2,4V
Logical 0
Isink = 2mA
VOL = 0,4V max
IIL = – 0.18 mA max
at Vin = 0.4V
54 / 74
54H / 74H
54L/74L
Spesifikasi 7400 Quad 2-input NAND Gate
7400
Fan-In
: 1.0
V
14
13
12
11
Fan-out
: 10.0
ICCH
: 8 mA
ICCL
: 22 mA
tPLH
: 22 nS
1
2
3
4
TPHL
: 15 nS
CC
Spesifikasi 7402 Quad 2-input NOR Gate
Fan-In
: 1.0
V
Fan-out
: 10.0
14
13
12
ICCH
: 16 mA
ICCL
: 27 mA
tPLH
: 15 nS
1
2
3
TPHL
: 15 nS
10
7
8
5
6
7
GND
7402
CC
11
10
7
8
4
5
6
7
GND
Dari data diatas dapat dilihat bahwa satu gerbang NAND dapat mendrive sampai 10 gerbang NAND atau NOR maksimum.
1
2
10
Tundaan Propagasi (Propagation Delay)
VIN
VIN
tPHL
VOUT
tPLH
tPLH
tPHL
VOUT
Fungsi Membalik
Fungsi Tak Membalik
7473 Dual JK Flipflop
7473
GND
14
13
_
Q
J
12
11
Q
2
3
7
8
14
J
1
CP
3
K
Q
12
7
J
8
CP
10
K
Q
5
_
Q
6
K CLR CP
CP CLR K
1
10
Q
4
VCC
PINOUT
5
_
Q
J
6
CLR
_
Q
13
CLR
7
2
7
LOGIC SYMBOL
Terdiri dari dua buah JK flipflop yang independen. Masing-masing
dilengkapi dengan masukan CLR (clear) untuk me-reset flipflop
terlepas dari nilai masukan Cp, J dan K.
7490 BCD Counter
Q0
14
13
12
11
10
7
8
IN-A
NC
Q0
Q3
GND
Q1
Q2
7490
IN-A
IN-B
R0(1)
R0(2)
NC
VCC
R9(1)
R9(2)
1
2
3
4
5
6
7
PINOUT
Q1
Mod-2
Q2
Mod-5
IN-B
LOGIC SYMBOL
Terdiri dari dua buah pencacah (counter). Pencacah pertama adalah
pencacah modulus-2 sedangkan pencacah kedua adalah pencacah
modulus-5.
Jika Q0 dihubungkan ke IN-B dan dipicu dari IN-A maka pencacah
akan berfungsi sebagai pencacah BCD.
Jika Q3 dihubungkan ke IN-A dan dipicu dari IN-B maka pencacah
akan berfungsi sebagai pembagi-10 yang simetri.
Q3
1
2
3
4
5
6
7
8
9
0
1
2
0
1
2
CP
Q0
Q1
Q2
Q3
TIMING DIAGRAM PENCACAH BCD
1
2
3
4
5
6
7
8
9
CP
Q1
Q2
Q3
Q0
TIMING DIAGRAM PEMBAGI-10
R9(1)
R9(2)
J
INPUT
A
PS
Q
J
CP
K
Q
J
CP
CLR
_
Q
K
Q
R
CP
CLR
_
Q
K
PS
Q
CP
CLR
_
Q
S
CLR
_
Q
INPUT
B
R0(1)
R0(2)
Q0
Q1
LOGIC DIAGRAM
Q2
Q3